第3章 組合邏輯電路分析與設計3.1組合邏輯電路概述3.2組合邏輯電路的分析與設計方法3.3常用集成組合邏輯電路3.4組合邏輯電路中的競爭-冒險現象3.1組合邏輯電路概述一、組合邏輯電路的特點從功能上從電路結構上任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖給定——邏輯圖分析——電路的邏輯功能步驟：根據邏輯圖逐級寫出表達式根據表達式化簡根據最簡表達式列真值表根據真值表說明邏輯功能對電路進行評價和改進*3.2.1組合邏輯電路的分析方法3.2組合邏輯電路的分析與設計方法

解：①

②F=AABC+BABC+CABC=ABC(A+B+C)=ABC+ABCABCCABCBABCAABC

ABCABCF【例1】④功能分析ABC

F00010010010001101000101011001111真值表當輸入完全一致時，輸出為“1”，常稱之為“一致電路”=ABC+ABCF③⑤電路評估電路并不是最佳的，進一步轉換：

F=ABC+ABC=ABC+A+B+CABCF【例2】ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABABY0Y10000011010101101邏輯功能：一位二進制加法。

Y0:本位和；Y1：進位位。組合電路如圖所示，分析該電路的邏輯功能。ABY0Y11&&&&對比P65例3-2【例3】分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111邏輯功能D3110D2100D101001D0000YA1A0S四選一數據選擇器A1A0:選擇控制(地址)D3D2D1D0:數據輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(選通端、片選端)

低電平有效YD3SD2D1D0A0A1&&&&&111D3D2D1D0A1A0S1MUXY【例4】分析下面組合電路的邏輯功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

當A>B時,Y1=1

當

A=B時,Y2=1

當

A<B時,Y3=1

是一位數值比較器一、邏輯抽象分析因果關系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數式三、選定器件類型四、根據所選器件：對邏輯式化簡（用門） 變換（用MSI） 或進行相應的描述（PLD）五、畫出邏輯電路圖，或下載到PLD六、工藝設計3.2.2組合邏輯電路的一般設計方法【例1】設計一三人表決電路。設計要求：多數贊成通過，反之不通過。并用與非門實現該電路。1.設定變量：用A、B、C和Y分別表示輸入和輸出信號；2.狀態(tài)賦值:贊成用1表示，反之用0表示。表決結果用指示燈表示；燈亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011113.寫邏輯函數表達式并化簡：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC5.畫出邏輯圖：三人表決電路10A+5VBCY&&&&R=ABACBCY設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈出現故障，Z為1RAGZ【例2】1.邏輯抽象并狀態(tài)賦值輸入變量:紅（R）、黃（A）、綠（G）1表示燈亮，0表示燈不亮輸出變量：故障信號（Z）1表示有鼓掌，0表示無故障2.寫出邏輯表達式輸入變量輸出RAGZ00010010010001111000101111011111解：3.選用小規(guī)模SSI器件4.化簡5.畫出邏輯圖3.3.1加法器一、1位加法器1.半加器，不考慮來自低位的進位，將兩個1位的二進制數相加輸入輸出ABSCO00000110101011013.3常用集成組合邏輯電路2.全加器：將兩個1位二進制數及來自低位的進位相加輸入輸出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行進位加法器優(yōu)點：簡單缺點：慢2.超前進位加法器基本原理：加到第i位的進位輸入信號是兩個加數第i位以前各位（0~i-1）的函數，可在相加前由A,B兩數確定。優(yōu)點：快，每1位的和及最后的進位基本同時產生。缺點：電路復雜。74LS283超前進位加法器舉例：74LS283（P72引腳排列圖）相加結果讀數為C3S3S2S1S0

4位二進制加數B輸入端

4位二進制加數A輸入端低位片進位輸入端本位和輸出端向高位片的進位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283邏輯符號三、用加法器設計組合電路基本原理：若能生成函數可變換成輸入變量與輸入變量相加若能生成函數可變換成輸入變量與常量相加一、將BCD的8421碼轉換為余3碼輸入輸出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100二、加法器的級聯A3A2A1A0B3B2B1B0C0-1C3S3S2S1S0S3S2S1S0∑A3A2A1A0B3B2B1B0C0-1C3S3S2S1S0S7S6S5S4CO∑3.3.2編碼器電路分析編碼：把二進制代碼按一定的規(guī)律編排，使每組代碼具有一定特定的含義稱為編碼。編碼器：能夠實現編碼功能的邏輯電路稱為編碼器。分類普通編碼器優(yōu)先編碼器一、普通編碼器特點：任何時刻只允許輸入一個編碼信號。例：3位二進制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關項（任何時刻I0-I7僅有一個取值為1，輸入變量的其他取值情況均為約束項）化簡，得：二、優(yōu)先編碼器特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權最高的一個進行編碼。例：8線-3線優(yōu)先編碼器（設I7優(yōu)先權最高…I0優(yōu)先權最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低電平實例：

74LS148選通信號選通信號只有在

=0的條件下，編碼器才能正常工作。附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現附加輸出信號的狀態(tài)及含意控制端擴展功能舉例：例： 用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現第一片為高優(yōu)先權只有(1)無編碼輸入時，(2)才允許工作第(1)片

時表示對

的編碼低3位輸出應是兩片的輸出的“或”3.3.2譯碼器譯碼：將每個輸入的二進制代碼譯成對應的輸出高、低電平信號或另外一個代碼。常用的有：二進制譯碼器，二-十進制譯碼器，顯示譯碼器等一、二進制譯碼器例：3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表邏輯表達式：輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000集成譯碼器實例：74LS138低電平輸出附加控制端74LS138：還可用作數據分配器74LS138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端進行擴展例：用74LS138（3線—8線譯碼器）

4線—16線譯碼器

4線-16線譯碼器74LS138(1)74LS138(2)D3=1D3=0二、二—十進制譯碼器將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號。

BCD碼以外的偽碼，輸出均無低電平信號產生例：74HC42三、顯示譯碼器1.七段字符顯示器如：2.BCD七段字符顯示譯碼器 （代碼轉換器）7448111100001111400000001111151101001101113110001000111210011001101111011000010110110011110019111111100018000011111107111110001106110110110105110011000104100111111003101101101002000011010001011111100000字形YgYfYeYdYcYbYaA0A1A2A3數字輸出輸入真值表卡諾圖BCD－七段顯示譯碼器7448的邏輯圖7448的附加控制信號：（1）燈測試輸入當時，Ya~Yg全部置為17448的附加控制信號：（2）滅零輸入當時，時，則滅燈7448的附加控制信號：（3）滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數碼管熄滅輸出信號，稱滅零輸出端：只有當輸入，且滅零輸入信號時，才給出低電平因此表示譯碼器將本來應該顯示的零熄滅了

例：利用和的配合，實現多位顯示系統(tǒng)的滅零控制

整數部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號思考：已知X是3位二進制數（其值小于等于5），試實現Y=3X并用7段數碼管進行顯示?Y=3X？D2D1D0四、用譯碼器設計組合邏輯電路1.基本原理

3位二進制譯碼器給出3變量的全部最小項;

。。。

n位二進制譯碼器給出n變量的全部最小項;

任意函數 將n位二進制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量不大于n的組合函數2.舉例例：利用74HC138設計一個多輸出的組合邏輯電路，輸出邏輯函數式為：3.3.3數據選擇器一、工作原理A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153

分析其中的一個“四選一”例：用兩個“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數據需要3位地址代碼指定其中任何一個二、用數據選擇器設計組合電路1.基本原理

具有n位地址輸入的數據選擇器，可產生任何形式的輸入變量不大于n+1的組合函數例如：3.3.5數值比較器用來比較兩個二進制數的數值大小一、1位數值比較器A,B比較有三種可能結果原理：從高位比起，只有高位相等，才比較下一位。例如：二、多位數值比較器2.集成電路CC14585實現4位二進制數的比較3.比較兩個8位二進制數的大小74LS85(1)74LS85(2)數據同比較器—例分析下面組合邏輯電路的邏輯功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0

Y7Y6Y5

Y4Y3Y2

Y1Y0

A2A1A074LS15174LS138A2A1A0B2B1B0AB比較結果：若A=B，則Y=0，反之，Y=1。只能比較兩個二進制數是否相同，而不能比較其大小。3.4組合電路的競爭與冒險競爭：信號經不同路徑到達某一點時，所用的時間不同，這個時間差稱之為競爭。冒險：由于競爭使得電路產生了暫時錯誤輸出稱之為冒險。說明:(1)一般來說，時延對數字系統(tǒng)是有害的，它會降低系統(tǒng)的工作的速度，還會產生競爭冒險現象。(2)競爭和冒險是對電路的，而不是針對函數的。一、競爭、冒險二、產生原因器件延時不同。信號路徑不同。三、冒險舉例干擾信號1型冒險0型冒險檢查是否存在某個變量X，它同時以原變量和反變量的形式出現在函數表達式中；1、代數法：如果上述現象存在，則檢查表達式是否可在一定條件下成為X+X或者