第5章存儲器原理與接口 5-1存儲器分類 5-2多層存儲結(jié)構(gòu)概念 5-3主存儲器及存儲控制 5-48086系統(tǒng)的存儲器組織按存取方式分隨機(jī)存取存儲器（RAM）：可隨機(jī)讀寫。一般由半導(dǎo)體材料制成，速度較快，用于內(nèi)存。只讀存儲器（ROM）：不能“隨便”寫，但可隨機(jī)讀出。一般也由半導(dǎo)體材料制成，用于內(nèi)存。順序存取存儲器（SAM）：只能按照某種次序存取，即存取時間與存儲單元的物理位置有關(guān)。磁帶是一種典型的順序存儲器。直接存取存儲器（DMA）：在存取數(shù)據(jù)時不必對存儲介質(zhì)做完整的順序搜索而直接存取。磁盤和光盤都是典型的直接存取存儲器。5-1存儲器分類存儲器的分類方法很多，常用的分類方法有以下幾種。按存儲介質(zhì)分

半導(dǎo)體存儲器、磁表面存儲器和光盤存儲器。易失性存儲器：掉電信息消失的存儲器，如RAM。非易失性存儲器：掉電仍保持信息的存儲器，如ROM、磁盤、光盤存儲器等。按所處位置及功能分根據(jù)存儲器所處的位置可分為內(nèi)存和外存。內(nèi)存：位于主機(jī)內(nèi)部，具有總線地址，可以被CPU直接訪問的存儲器。內(nèi)存與CPU交換數(shù)據(jù)最頻繁，是存儲器中的主力軍，故又稱主存。半導(dǎo)體ROM、RAM用于主存。外存：位于主機(jī)外部，被視為外設(shè)的存儲器。由于外存的數(shù)據(jù)只有調(diào)入內(nèi)存，CPU才能應(yīng)用，起著后備支援的輔助任務(wù)，故又稱輔存。磁盤、光盤、磁帶等存儲器常用于外存。按信息的可保護(hù)性分按制造工藝不同,半導(dǎo)體存儲器分雙極型（TTL）、MOS型。雙極型存儲器集成度低、功耗大、價(jià)格高，但速度快；MOS型存儲器集成度高、功耗低、速度較慢、但價(jià)格低。MOS型存儲器還可進(jìn)一步分為NMOS、HMOS、PMOS、CMOS等不同工藝產(chǎn)品。其中，CMOS互補(bǔ)型MOS電路，具有功耗極低、速度較快的特點(diǎn)，在便攜機(jī)中應(yīng)用較廣。按制造工藝分ROM掩膜ROM：信息由廠家掩膜。PROM：只能一次性編程寫入。EPROM：可用紫外光反復(fù)擦除反復(fù)改寫。E2PROM：可用電信號進(jìn)行清除和重寫。RAM

SRAM（靜態(tài)RAM）：存儲單元由雙穩(wěn)態(tài)電路組成，上電信息保持穩(wěn)定。DRAM（動態(tài)RAM）

：存儲單元電路以MOS管的極間電容為基礎(chǔ)，電路簡單，集成度高，因電容漏電，工作時信息保持不穩(wěn)定要不斷進(jìn)行恢復(fù)（刷新）。IRAM（組合RAM）：附有片上刷新邏輯的DRAM，兼具SRAM，DRAM的優(yōu)點(diǎn)。FLASH（非易失性RAM）：兼具SRAM，E2PROM的優(yōu)點(diǎn)。MOS型雙極型：速度快，集成度低，功耗高。用作容量較小的高速緩沖存儲器SAMFIFO（先進(jìn)先出存儲器）：主要用于各種隊(duì)列電路和多級緩沖器。CCD（電荷耦合器件）：串行存儲器，存取時間與位置有關(guān)。半導(dǎo)體存儲器寄存器Cache內(nèi)部存儲器磁盤存儲器磁帶存儲器光盤存儲器寄存器——位于CPU內(nèi)部，存取速度最快，但數(shù)量有限。高速緩存Cache——在內(nèi)存上面添加的一級存儲器，屬內(nèi)存的一部分，由SRAM充當(dāng)，速度可與CPU匹配，容量由幾十K～幾百K字節(jié)，通常用來存儲當(dāng)前使用最多的程序或數(shù)據(jù)。高性能微機(jī)對存儲器要求：速度快、容量大、價(jià)格合理，通常是把幾種存儲技術(shù)綜合起來加以運(yùn)用。5-2多層存儲結(jié)構(gòu)概念主存（內(nèi)存）——速度要求較快（低于Cache），有一定容量（受地址總線位數(shù)限制），一般都在幾十兆字節(jié)以上。由半導(dǎo)體存儲器組成。輔存（外存）——速度較慢，但要求容量大，如磁帶、軟盤、硬盤、光盤等。其容量可達(dá)幾百兆至幾十個GB，又稱“海量存儲器”，通常用來作后備存儲器，存儲各種程序和數(shù)據(jù)，可長期保存，易于修改，要配置專用設(shè)備。 ①價(jià)格依次減?、谌萘恳来卧黾英鬯俣纫来螠p慢④CPU訪問頻度依次減小寄存器Cache內(nèi)部存儲器磁盤存儲器磁帶存儲器光盤存儲器5-3主存儲器及存儲控制一、主存儲器的主要指標(biāo)主存容量最大配置容量：取決于CPU的地址線寬度，假設(shè)地址線根數(shù)為k，存儲單元通常是以字節(jié)（B）為單位的，則最大配置容量=2kB。

如：20根地址線可尋址的范圍是00000H~FFFFFH， 其最大配置容量=220B=1MB。實(shí)際容量：實(shí)際按置的容量。實(shí)際容量≤最大配置容量。5-3-1主存儲器 指從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間。超高速存儲器小于20ns；中速存儲器在100～200ns之間；低速存儲器在300ns以上。存取時間二、主存儲器的基本操作主存儲器與CPU的連接，主要考慮三總線如何接?CPU容量：2kB主存（存儲體）地址總線k根數(shù)據(jù)總線n位Read控制線Write控制線AB線寬度20根，可配置的存儲器最大容量220=1MB。DB線寬度16位（字長16位）。CB線有數(shù)根，其中包括對存儲器的讀/寫控制線/RD、/WR。對CPU而言：三總線AB、DB、CB是固有的。8086CPU：CPU容量：2kB主存（存儲體）地址總線k根數(shù)據(jù)總線n位Read控制線Write控制線對主存而言：其內(nèi)部存儲器芯片的數(shù)量、型號、連接可能不盡相同，但其組合后的對外引出線必須要符合CPU總線連接要求。即地址引線、數(shù)據(jù)引線、讀/寫控制引線都必須與CPU三總線相匹配。CPU對主存的操作：從操作要求角度考慮，必須要設(shè)置兩組寄存器，存儲器地址寄存器（MAR）和存儲器緩沖寄存器（MBR）MAR用來維持地址總線上的地址信息（如采用8282）。MBR用來對數(shù)據(jù)總線上傳送的數(shù)據(jù)作緩沖（如采用8286）。CPU容量：2kB主存（存儲體）地址總線k根數(shù)據(jù)總線n位Read控制線Write控制線讀操作：CPU先將指令中尋址方式獲得的確定單元的物理地址送MAR，經(jīng)AB線送主存。CPU發(fā)出Read控制信號。CPU等待主存出數(shù)據(jù)信息。CPU通過DB線將數(shù)據(jù)信息送MBR。寫操作：CPU先將指令中尋址方式獲得的確定單元的物理地址送MAR，經(jīng)AB線送主存，并將數(shù)據(jù)信息送MBR。CPU發(fā)出Write控制信號。主存從DB線接收數(shù)據(jù)信息，并按AB線上的地址存儲。主存通常是由若干個半導(dǎo)體存儲芯片構(gòu)成的存儲體。下面主要介紹MOS型器件RAM芯片的內(nèi)部結(jié)構(gòu)。5-3-2主存儲器的基本組成MOS型RAM的基本存儲電路（存儲位）：數(shù)據(jù)線地址選通線CDTSCSSRAM存儲位電路：用雙穩(wěn)態(tài)觸發(fā)器組成，1bit需6個MOS管。DRAM存儲位電路：用極間電容作存儲元件，1bit只需1個MOS管。Y地址譯碼線T8T4T3T2T1T7T6T5VCCD0D0I/O數(shù)據(jù)線X地址譯碼線I/O數(shù)據(jù)線SRAM的內(nèi)部組織結(jié)構(gòu)基本存儲電路用來存儲1位二進(jìn)制信息（0或1），它是組成存儲器的基礎(chǔ)。利用基本存儲電路排成陣列，再加上地址譯碼電路和讀寫控制電路就可以構(gòu)成讀寫存儲器。在一個靜態(tài)RAM器件中，基本存儲單元的數(shù)目和它們的排列方式千變?nèi)f化，就構(gòu)成了各種容量的RAM芯片。有“多字一位”

的芯片，也有“多字多位”的芯片例：16×1位的存儲器即：一共16個字，而每個字僅為1位。也就所謂的“多字一位”的概念，此處的字可理解成“單元”。例：“多字多位”的芯片8K×8的RAM，有8K個存儲單元，每個單元有8位；

16K×4的RAM，有16K個存儲單元，每個單元有4位。都有一組地址輸入端，地址線的條數(shù)決定了該芯片的存儲單元個數(shù)。都有一組數(shù)據(jù)線，數(shù)據(jù)線的條數(shù)決定每個存儲單元的位數(shù)。都有芯片的控制信號線：如片選信號線/CS、讀控制線/OE、寫控制線/WE。SRAM芯片對外的引腳 #35-48086系統(tǒng)的存儲器組織8086主存是由數(shù)塊ROM和RAM構(gòu)成的存儲體，以字節(jié)為存儲單元，每個字節(jié)對應(yīng)一個地址碼，地址范圍：00000H～FFFFFH。1MB主存FFFFFH00000H┇┇8086CPUA0A1┇┇A1920根地址線1MB存儲空間使用分配：00000H~003FFH（1KB）屬保留單元，存放256個中斷矢量。FFFF0H~FFFFFH（16B）存放啟動程序。其余空間可作它用。一、8086CPU與主存接口8086存儲器子系統(tǒng)ALE/BHEA19~A16AD15~AD0/RD/WRM//IODT//R/DEN8086CPU小模式下存儲器接口存儲器連接所需的三總線由8086CPU直接提供。小模式下的存儲器接口（）存儲器接口設(shè)計(jì)需要注意的幾個要點(diǎn)存儲器與CPU連接，實(shí)際上就是三總線的連接。存儲體的對外引出線必須要符合CPU總線連接要求。即地址引線、數(shù)據(jù)引線、讀/寫控制引線都必須與CPU三總線相匹配。要考慮CPU總線的負(fù)載能力，必要時應(yīng)增加緩沖器、驅(qū)動器。要考慮CPU和存儲器的速度協(xié)調(diào)問題，當(dāng)高速CPU與慢速存儲器連接時，通常需要通過READY應(yīng)答，插等待周期TW來解決速度的協(xié)調(diào)。由數(shù)片存儲器芯片構(gòu)成的存儲體，要考慮存儲體內(nèi)各芯片的地址分配和片選問題。大模式下的存儲器接口（不要求）常用的EPROM芯片型號有：2716：2K×8位，地址線11根A0~A10

2732：4K×8位，地址線12根A0~A11

2764：8K×8位，地址線13根A0~A12

27128：16K×8位，地址線14根A0~A13

27256：32K×8位，地址線15根A0~A14

27512：64K×8位，地址線16根A0~A15

二、存儲器接口舉例ROM擴(kuò)展電路（用EPROM）1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256例：設(shè)計(jì)一個EPROM擴(kuò)展電路，容量32K字，地址從00000H開始。設(shè)計(jì)分析：32K字什么概念？ 32K字指32K16位。EPROM芯片如何選？選片原則是存儲體內(nèi)部芯片數(shù)量越少越好，最好是1片解決問題，現(xiàn)在能做到嗎？回答是無法實(shí)現(xiàn)，最好的辦法是用2片27256（32K8位）芯片擴(kuò)充解決。事實(shí)上，微機(jī)系統(tǒng)的存儲單元都是以字節(jié)（8位）為單位的，并且是1個字節(jié)單元分配一個地址。對16位機(jī)而言，無非就是一次可同時操作2字節(jié)。原則是對外的數(shù)據(jù)引出線必須要符合8086CPU的16位數(shù)據(jù)總線的連接要求?？稍O(shè)想一片27256作偶地址用，其8個數(shù)據(jù)腳接DB線的低8位（D0~D7），另一片27256作奇地址用，其8個數(shù)據(jù)腳接DB線的高8位（D8~D15）。當(dāng)CPU給出一個偶地址時，同時片選兩塊芯片，這樣就可滿足16位CPU的操作要求了。

地址從00000H開始是什么概念？

2片27256（32K8位）共64KB，每個單元需分配一個地址，總共要分配64K個地址，按題目要求，其地址變化范圍應(yīng)是：00000H~0FFFFH。對應(yīng)的20根地址總線的地址輸出信息必須要符合下表要求：A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址00000000000000000000最大地址000011111111111111112片27256如何構(gòu)成所要求的存儲體？DB線連接：一片27256的數(shù)據(jù)腳接低8位DB線（D0~D7），另一片27256的數(shù)據(jù)腳接高8位DB線（D8~D15）。+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERD1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256完成連接 主存儲器與CPU的連接，主要考慮三總線如何接?+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERD1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256AB線連接：用地址線A15~A1與兩芯片的地址腳直接相連，作為EPROM的片內(nèi)單元的譯碼線。地址線A0不能參與片內(nèi)譯碼，否則無法區(qū)分奇、偶地址。A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址00000000000000000000最大地址00001111111111111111+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERD1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址00000000000000000000最大地址00001111111111111111AB線連接：用多余的高位地址線A19A18A17A16進(jìn)行組合譯碼輸出作兩芯片的片選控制，而且必須滿足全0時，片選有效。+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERD1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256CPU的M//IO控制線，=1時對MEM操作，=0時對I/O操作，在設(shè)計(jì)MEM或I/O接口電路時，必須讓其參與譯碼控制，否則CPU就無法控制究竟是對MEM操作，還是對I/O接口操作。CB線連接：EPROM只讀不寫，其/OE腳為讀控制用，用CPU的讀控制線/RD與此相連，可實(shí)現(xiàn)對其的讀控制。+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERDCPU操作舉例：如執(zhí)行：MOVAX，[0000H]；設(shè)DS=0000HCPU先將地址00000H送地址線，接著M//IO有效（=1），表示地址線上的信息是內(nèi)存地址，于是/CS信號有效，兩片EPROM同時選中，同時兩芯片的第0號單元均被選中，而后/RD有效，字?jǐn)?shù)據(jù)從兩片EPROM的0號單元輸出，通過數(shù)據(jù)總線，到達(dá)CPU內(nèi)部的AX中。常用的SRAM芯片型號有：6116：

2K×8位，地址線11根A0~A106264：

8K×8位，地址線13根A0~A1262256：32K×8位，地址線15根A0~A14RAM擴(kuò)展電路（用SRAM）1234567891011141312A14A12GND2827262524232221201918171615VCC/WEA13OECSA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A862256工作方式/CS/OE/WEDi讀001DOUT寫010DIN禁止1xxZ例：設(shè)計(jì)一個SRAM擴(kuò)展電路，容量32K字，地址從10000H開始，芯片采用62256。不同之處：用2片62256SRAM（32K8位）用/BHE、A0參與奇、偶體的片選譯碼控制，以滿足CPU的8位和16位兩種操作的需要。設(shè)計(jì)方法與前例類似。+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D062256RAMCSOEWRA14~A0D7~D062256RAMCSOEWRRDWR++BHEA0起址從10000H開始。解決辦法，A16處加非門。A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址00010000000000000000最大地址00011111111111111111+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D062256RAMCSOEWRA14~A0D7~D062256RAMCSOEWRRDWR++BHEA0+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D062256RAMCSOEWRA14~A0D7~D062256RAMCSOEWRRDWR++BHEA0SRAM能讀能寫，因此要用CPU的讀、寫控制線/RD、/WR一起參與對其的讀、寫控制。+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D062256RAMCSOE