第一頁，共六十三頁，2022年，8月28日存儲(chǔ)器微型計(jì)算機(jī)的存儲(chǔ)結(jié)構(gòu)寄存器——位于CPU中高速緩存(CACHE)——分CPU內(nèi)部、外部，還分一級(jí)、二級(jí)主存——由半導(dǎo)體存儲(chǔ)器(ROM/RAM)構(gòu)成輔存——指磁盤、磁帶、磁鼓、光盤等大容量存儲(chǔ)器，采用磁、光原理工作本章討論半導(dǎo)體存儲(chǔ)器及組成主存的方法CPU（寄存器）CACHE（高速緩存）主存（內(nèi)存）輔存（外存）第二頁，共六十三頁，2022年，8月28日6.1半導(dǎo)體存儲(chǔ)器的分類按制造工藝分類雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性分類隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失只讀存儲(chǔ)器ROM：只讀、斷電不丟失詳細(xì)分類，請看圖示：P176圖6-2第三頁，共六十三頁，2022年，8月28日圖6-2半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）第四頁，共六十三頁，2022年，8月28日6.2讀寫存儲(chǔ)器RAM類型構(gòu)成速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池快低小容量非易失第五頁，共六十三頁，2022年，8月28日6.2.1基本存儲(chǔ)電路1.六管靜態(tài)存儲(chǔ)電路P177--178第六頁，共六十三頁，2022年，8月28日2.單管動(dòng)態(tài)存儲(chǔ)電路P178第七頁，共六十三頁，2022年，8月28日SRAM芯片的內(nèi)部結(jié)構(gòu)D行地址譯碼列地址譯碼A3A2A1A0A4A5A6A710015151CSOEWE輸入緩沖輸出緩沖6管基本存儲(chǔ)單元列選通第八頁，共六十三頁，2022年，8月28日6.2.2RAM的結(jié)構(gòu)第九頁，共六十三頁，2022年，8月28日半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)（一）存儲(chǔ)體——由基本存儲(chǔ)電路構(gòu)成，用來存儲(chǔ)信息，通常排列成矩陣。（二）外圍電路①地址譯碼電路——根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元。

②I/O電路——處于數(shù)據(jù)總線和被選中單元之間，控制被選中單元讀出或?qū)懭?，有放大作用。③片選控制端CS和讀寫控制邏輯。④數(shù)據(jù)緩沖電路——數(shù)據(jù)輸入輸出通道。第十頁，共六十三頁，2022年，8月28日3.地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)p246第十一頁，共六十三頁，2022年，8月28日4.一個(gè)實(shí)例SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS讀寫WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND功能第十二頁，共六十三頁，2022年，8月28日SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D02根片選CS1、CS2讀寫WE、OE功能+5VWECS2A8A9A11-OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第十三頁，共六十三頁，2022年，8月28日6.2.3RAM與CPU的連接半導(dǎo)體存儲(chǔ)器與CPU的連接是本章的重點(diǎn)SRAM、EPROM與CPU的連接其譯碼方法同樣適合I/O端口第十四頁，共六十三頁，2022年，8月28日存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片數(shù)據(jù)線的處理存儲(chǔ)芯片地址線的處理存儲(chǔ)芯片片選端的處理存儲(chǔ)芯片讀寫控制線的處理P182連接時(shí)需注意的幾個(gè)方面第十五頁，共六十三頁，2022年，8月28日1.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位（數(shù)據(jù)寬度）這種擴(kuò)充方式稱“位擴(kuò)充”第十六頁，共六十三頁，2022年，8月28日位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE兩片同時(shí)選中數(shù)據(jù)分別提供第十七頁，共六十三頁，2022年，8月28日2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”第十八頁，共六十三頁，2022年，8月28日片內(nèi)譯碼地址線A9～A0存儲(chǔ)芯片存儲(chǔ)單元第十九頁，共六十三頁，2022年，8月28日片內(nèi)譯碼000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16進(jìn)制表示）A9～A0片內(nèi)10位地址譯碼10位地址的變化：全0~全1第二十頁，共六十三頁，2022年，8月28日

存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需要利用多個(gè)存儲(chǔ)芯片進(jìn)行容量的擴(kuò)充，也就是擴(kuò)充存儲(chǔ)器的地址范圍這種擴(kuò)充簡稱為“地址擴(kuò)充”或“字?jǐn)U充”進(jìn)行“地址擴(kuò)充”時(shí)，需要利用存儲(chǔ)芯片的片選端來對存儲(chǔ)芯片（芯片組）進(jìn)行尋址通過存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)對存儲(chǔ)芯片（芯片組）的尋址，常用的方法有：全譯碼——全部高位地址線與片選端關(guān)聯(lián)（參與芯片譯碼）部分譯碼——部分高位地址線與片選端關(guān)聯(lián)（參與芯片譯碼）線選法——某根高位地址線與片選端關(guān)聯(lián)（參與芯片譯碼）片選端常有效——無高位地址線與片選端關(guān)聯(lián)（不參與芯片譯碼）第二十一頁，共六十三頁，2022年，8月28日地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000低位地址線高位地址線第二十二頁，共六十三頁，2022年，8月28日片選端常有效A19～A15A14～A0全0～全1D7～D027256EPROMA14～A0CE片選端常有效與A19～A15無關(guān)第二十三頁，共六十三頁，2022年，8月28日

譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一一個(gè)“有效輸出”的過程譯碼器件：采用門電路組合邏輯進(jìn)行譯碼采用集成譯碼器進(jìn)行譯碼，常用的器件有：2-4（4選1）譯碼器74LS1393-8（8選1）譯碼器74LS1384-16（16選1）譯碼器74LS154第二十四頁，共六十三頁，2022年，8月28日譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖示例第二十五頁，共六十三頁，2022年，8月28日74LS138連接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A16A15若A19A18A17A16A15輸入“00101”，哪個(gè)輸出端有效？若A19A18A17A16A15輸入“10101”，哪個(gè)輸出端有效？第二十六頁，共六十三頁，2022年，8月28日全譯碼所有的系統(tǒng)地址線均參與對存儲(chǔ)單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多示例第二十七頁，共六十三頁，2022年，8月28日全譯碼示例A19A18A17A15A14A13A16CBAE3138

A12～A0CEY6E2E1IO/M2764請看地址分析第二十八頁，共六十三頁，2022年，8月28日1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13全譯碼示例——地址分析第二十九頁，共六十三頁，2022年，8月28日

部分譯碼只有部分（高位）地址線參與對存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)示例第三十頁，共六十三頁，2022年，8月28日部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3請看地址分析第三十一頁，共六十三頁，2022年，8月28日部分譯碼示例——地址分析1234芯片××10×××10×××10×××10×A19～

A1520000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH全0～全1全0～全1全0～全1全0～全1000001010011一個(gè)可用地址A11～A0A14～

A12第三十二頁，共六十三頁，2022年，8月28日線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用示例第三十三頁，共六十三頁，2022年，8月28日線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE請看地址分析第三十四頁，共六十三頁，2022年，8月28日線選譯碼示例——地址分析12芯片××××××××××A19～

A1504000H～05FFFH02000H～03FFFH全0～全1全0～全11001一個(gè)可用地址A12～A0A14A13切記：

A14A13＝“00”

的情況不能出現(xiàn)，此時(shí)00000H～01FFFH

的地址將不能使用第三十五頁，共六十三頁，2022年，8月28日片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用第三十六頁，共六十三頁，2022年，8月28日3.存儲(chǔ)芯片的讀寫控制芯片OE與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線芯片WE與系統(tǒng)的寫命令線相連當(dāng)芯片被選中、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片分析P183圖6-9圖8-12圖6-13第三十七頁，共六十三頁，2022年，8月28日綜合舉例——一個(gè)綜合性例子(最大組態(tài))

CS1

A12

OECS26264A11~A0WE138CBAY0Y1Y2E3E2E3+5VA17A16A11~A0D7~D0A12A15A14A13MEMRMEMW+5VCS2

CS1A12

OED7~D0D7~D06264A11~A0WE

CE

OE

2732A11~A0D7~D0

CE

OE

2732A11~A0D7~D0請進(jìn)行地址分析第三十八頁，共六十三頁，2022年，8月28日綜合舉例——地址分析000001010010A15

～A1300000H～01FFFH02000H～03FFFH04000H～04FFFH05000H～05FFFH一個(gè)可用地址XX00XX00XX00XX00A19～

A166264-16264-22732-12732-2芯片全0～全1全0～全1A12A11～A0全0～全1全0～全1018選1譯碼2選1譯碼通過與門組合這2個(gè)譯碼輸出信號(hào)第三十九頁，共六十三頁，2022年，8月28日32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖第四十頁，共六十三頁，2022年，8月28日6.2.464位動(dòng)態(tài)RAM存儲(chǔ)器DRAM的基本存儲(chǔ)單元是單個(gè)場效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對1行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)1位二進(jìn)制數(shù)許多個(gè)基本存儲(chǔ)單元形成行、列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放1位需要8個(gè)存儲(chǔ)芯片構(gòu)成1個(gè)字節(jié)存儲(chǔ)單元每個(gè)字節(jié)存儲(chǔ)單元擁有1個(gè)唯一地址第四十一頁，共六十三頁，2022年，8月28日DRAM芯片的內(nèi)部結(jié)構(gòu)T5T4T3T2T1VDD讀出再生放大電路列128列2DINDOUT列1行128行66行65行64行2行1I/O緩沖單管基本存儲(chǔ)單元讀出再生放大電路第四十二頁，共六十三頁，2022年，8月28日1.DRAM芯片2164存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通-RAS列地址選通-CAS讀寫控制–WEP258圖5-21內(nèi)部結(jié)構(gòu)圖N/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A712345678161514131211109第四十三頁，共六十三頁，2022年，8月28日2164存儲(chǔ)體由4個(gè)128128的存儲(chǔ)矩陣。7條行地址產(chǎn)生128個(gè)行選信號(hào)，7條列地址產(chǎn)生128個(gè)列選信號(hào)，同時(shí)加到4個(gè)存儲(chǔ)矩陣上，選中4個(gè)單元，最后由RA7和CA7選中1個(gè)單元進(jìn)行讀寫。WE為高，讀，WE為低，寫。第四十四頁，共六十三頁，2022年，8月28日DRAM2164的刷新采用“僅行地址有效”方法刷新行地址選通RAS有效，傳送行地址，在4個(gè)存儲(chǔ)矩陣中都選中1行，每次同時(shí)刷新512個(gè)單元。列地址選通CAS無效，沒有列地址Intel的讀周期、寫、讀-修改-寫周期（略）5.Intel2164A的刷新周期512個(gè)讀出放大器，按行刷新，同時(shí)書信刷新512個(gè)單元。刷新是讀出重寫，數(shù)據(jù)不會(huì)讀出至數(shù)據(jù)線。第四十五頁，共六十三頁，2022年，8月28日6.3現(xiàn)代 RAM先期EDODRAM(擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)存儲(chǔ)器)現(xiàn)在SDRAM(同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器)以后DDR(雙數(shù)據(jù)速率)-SDRAM、RDRAM。6.3.1內(nèi)存條1.內(nèi)存芯片---安裝在一定地址的一排電容和晶體管，數(shù)據(jù)的存取是對芯片進(jìn)行“充電”、“放電”。2.橋路電阻—數(shù)據(jù)傳輸過程中阻抗匹配和信號(hào)衰減。3.電容—濾除高頻干擾。4.EEPROM---存放內(nèi)存速度、容量、電壓等基本參數(shù)（稱SPD）。每次開機(jī)，主板讀取、適應(yīng)。第四十六頁，共六十三頁，2022年，8月28日6.3.2EDOERAM略6.3.3SDRAM略6.3.4RDRAM略第四十七頁，共六十三頁，2022年，8月28日6.4只讀存儲(chǔ)器位線地址譯碼A1A0字線3字線2字線1字線011100100VDDD0D1D2D3掩膜式ROM位線字選線熔絲VCC熔絲式PROM第四十八頁，共六十三頁，2022年，8月28日只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）進(jìn)行擦除沒有數(shù)據(jù)從芯片中輸出，也沒有數(shù)據(jù)輸入芯片每隔固定的時(shí)間（約15uS）DRAM必須進(jìn)行一次刷新，2毫秒（128次）可將DRAM全部刷新一遍。第四十九頁，共六十三頁，2022年，8月28日6.4.2可擦除的可編程序的只讀存儲(chǔ)器EPROMEPROM芯片頂部開有一個(gè)圓形的石英窗口，用于紫外線透過、以擦除芯片中保存的信息使用專門的編程器（燒寫器）對EPROM芯片進(jìn)行編程編程后，應(yīng)貼上不透光的封條出廠時(shí)，每個(gè)基本存儲(chǔ)單元存儲(chǔ)的都是信息“1”，編程實(shí)際上就是將“0”寫入某些基本存儲(chǔ)單元第五十頁，共六十三頁，2022年，8月28日EPROM的存儲(chǔ)結(jié)構(gòu)浮置柵雪崩注入型場效應(yīng)管多晶硅浮置柵漏極D源極S---N基底SiO2SiO2+++字選線位線浮置柵場效應(yīng)管EPROM基本存儲(chǔ)結(jié)構(gòu)VCCPP第五十一頁，共六十三頁，2022年，8月28日EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程-CE/PGM讀寫-OE編程電壓VPP功能表VDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第五十二頁，共六十三頁，2022年，8月28日EPROM2716的功能工作方式-CE/PGM-OEVCCVPPDO7～DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入正脈沖1＋5V＋25V輸入編程校驗(yàn)00＋5V＋25V輸出編程禁止01＋5V＋25V高阻第五十三頁，共六十三頁，2022年，8月28日EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選-CE編程-PGM讀寫-OE編程電壓VPP功能表VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615第五十四頁，共六十三頁，2022年，8月28日EPROM2764的功能工作方式CEOEPGMA9VPPDO7～DO0讀出001×＋5V輸出讀出禁止011×＋5V高阻待用1×××＋5V高阻Intel標(biāo)識(shí)00＋12V1＋5V輸出編碼標(biāo)準(zhǔn)編程01負(fù)脈沖×＋25V輸入Intel編程01負(fù)脈沖×＋25V輸入編程校驗(yàn)001×＋25V輸出編程禁止1×××＋25V高阻第五十五頁，共六十三頁，2022年，8月28日EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖第五十六頁，共六十三頁，2022年，8月28日電可擦除的可編程序的ROM（EEPROM）用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫等方法并行EEPROM：多位數(shù)據(jù)線串行EEPROM：1位數(shù)據(jù)線第五十七頁，共六十三頁，2022年，8月28日EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選-CE讀寫-OE、-WE狀