入學(xué)考試初試專業(yè)課資料統(tǒng)考——計(jì)算機(jī)組成原理部（2009-2012年TOC\o"1-1"\h\z\u 2009年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分一、單項(xiàng)選擇題：每小2分馮·計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在器中，CPU區(qū)分它們的依據(jù)是。指令操作碼的譯碼結(jié)果B C32x、yz，其中分別是。 FH，y=FFF9H， 設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位。若有兩個(gè)數(shù)X=27×29/32，Y=25×5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是 32B129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是。 現(xiàn)要用2K×8位的ROM和4K×4位的RAM來設(shè)計(jì)該器，則需要上述規(guī)格的ROM數(shù)和RAM數(shù)分別是 1、 某機(jī)器字長為16位主存按字節(jié)編址轉(zhuǎn)移指令采用相對(duì)尋址由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指 下列關(guān)于RISC的敘述中，錯(cuò)誤的是D．RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功）分別為9n、80n70n、和60n，則該計(jì)算機(jī)的U。 假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4B信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是 假設(shè)某計(jì)算機(jī)的系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中Cache缺失（未命中）50次，則Cache中率是 C.浮點(diǎn)運(yùn)算下 時(shí)鐘周期。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/s，采用中斷方式與主機(jī)進(jìn)行數(shù)據(jù)傳送，以當(dāng)該外設(shè)的數(shù)據(jù)傳輸率達(dá)到5MB/s時(shí)，改用DMA方式傳送數(shù)據(jù)。假定每次DMA5000BDMA500CPU用于I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少？（DMA與CPU之間沒有訪存沖（131DBMDR，MDRin1MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令“ADD(R1)，R0”的功能為(R0)+((R1))→(R1)，圖A-表A-時(shí)功有效控制信PCout,MemR,MDRinE,MDRout,指令譯無2009年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分解析式，故x、y的機(jī)器數(shù)寫為FH、FFF7H。z=x+yxint型，yshortyint，在機(jī)器中通過符號(hào)位擴(kuò)展實(shí)現(xiàn)，由y的符號(hào)位為1，故在y的前面添加161，即可將y強(qiáng)制轉(zhuǎn)換為int型，其十六進(jìn)制形式為FFFFFFF7H。然后執(zhí)行加法，即FH+FFFFFFF7H= 故選D。101；00,10100。碼比Y的價(jià)碼2，根據(jù)小階向大階看齊的原則，將Y的階碼2，尾數(shù)2位，可得Y為00,111；00,00101。規(guī)格化，將尾數(shù)右移1位，階碼加1，得X+Y為01,000；00,1000，階碼符號(hào)位為C?？疾镃ache由于Cache1628組，0，1，2，，7。主存的某 2K 4KA?？疾镽ISCCISC計(jì)算機(jī)，RISC計(jì)算機(jī)的特點(diǎn)是指令條數(shù)少；指令長度固定，指令格式和D。考查Cache中率=Cache命中的次數(shù)/所有次數(shù)，有了這個(gè)這道題就很容易看出，要注意數(shù)據(jù)傳送的時(shí)鐘周期為5×18+5×2=100。1s內(nèi)用于中斷的開銷為100×125000=12500000=12.5M個(gè)時(shí)鐘周期。000B，1s內(nèi)需產(chǎn)生的DMA次數(shù)為5MB/5000B=1000。指令“ADDR1),R0”的操作數(shù)一個(gè)在主存中，一個(gè)在寄存器中，運(yùn)算結(jié)果在主存中。根MAR。而讀出的數(shù)據(jù)必須經(jīng)過MDR，即M(MAR)→MDR。ALU一端是寄存器A，MDRR0中必須有一個(gè)先寫入AMDR。流出寄存器X就是Xout。還需注意其他特殊控制信號(hào)，如PC+1、Add等。時(shí)功有效控制信R1out,MemR,ACout,MDRoutE,時(shí)功有效控制信R1out,時(shí)功有效控制信R1out,ACout,MDRoutE,2010年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分 Ⅰ．提高CPU時(shí)鐘頻率 算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算中會(huì)發(fā)生溢出的是 i、fdint、floatdouble（int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)格式表示，已知i=785，f=1.5678e3，d=1.5e100。若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為“真”的是。 假定用若干個(gè)2K×4位的組成一個(gè)8K×8位的器，則地址0B1FH所在芯片的最小地址是。 下列有關(guān)RAM和ROM的敘述中，正確的 RAM和ROMRAM和ROMRAM和ROM A．TLB未命中，Cache未命中，PageB．TLB未命中，Cache命中，Page命中C．TLB命中，Cache未命中，Page命中D．TLB命中，Cache命中，Page未命中 A.器地址寄存器 假定一臺(tái)計(jì)算機(jī)的顯示器用DRAM實(shí)現(xiàn)若要求顯示分辨率存總帶寬至少約為。 D．7（11字長指令格式，指令各字段定義如圖B-4所示。 12 6 源操作 目的操作圖B-表B-尋址方助記含寄存操作數(shù)寄存操作數(shù)寄存器間接操作數(shù)相轉(zhuǎn)移目標(biāo)地址注：（X）表示器地址X或寄存器X的內(nèi)容若操作碼0010B表示加法操作（助記符為add），寄存器R4和R5的編號(hào)分別為100B和101B，R4的內(nèi)容為1234H，R5的內(nèi)容為5678H，地址1234H中的內(nèi)容為5678H，地址5678H中的內(nèi)容為1234H，則匯編語言為“add(R4),(R5)+（逗號(hào)前為源操作數(shù)，逗 程序intint{inti,j,sum=0;return程序intint{inti,j,sum=0;return44（12Cache分離，程序intint{inti,j,sum=0;return程序intint{inti,j,sum=0;return320（十進(jìn)制數(shù)。請(qǐng)回答下列問題，要求說明理由或給出若不考慮用于Cache一致性和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘繛閿?shù)組元素a[0][31]和a[1][1]各自所在的主存塊對(duì)應(yīng)的Cache（Cache0開始程序A和B的數(shù)據(jù)各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短2010年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分解析CPU的時(shí)鐘頻率，也就是CPU主頻率，一般說來，一個(gè)時(shí)鐘周期內(nèi)完成的指令數(shù)是固定的，所以主頻越高，CPU的速度也就越快，程序的執(zhí)行時(shí)間就越短。CPU內(nèi)部8位寄存器所能表示的整數(shù)范圍為-128～+127r1=-2，r2=-14，r3=-112，r4=-8，則r2×r3=1568，結(jié)果溢出。由于（int）f=14f轉(zhuǎn)化為雙精度浮點(diǎn)數(shù)據(jù)格式，然后進(jìn)行加法運(yùn)算，故（d+f）-df數(shù)為4，各行的地址分配如下。：0000H～07H：0800H～0FH：1000H～17H：1800H1FFFHCacheSRAMROM速度快很多，因此Ⅲ是錯(cuò)誤的，排除法即可選A。RAM需要刷新，而ROM不需要刷新。D?？疾門LB、Cache及Page而當(dāng)Page命中，TLB則未必命中，故D不可能發(fā)生；而Cache中與否與TLB、B。考查CPU50%3916.8Mbit/s/0.5=7833.6Mbit/s≈7834Mbit/s。3323=8128KB，按字編址，計(jì)算機(jī)字長為16位，劃分為128KB/2B=216個(gè)單元，故MDR和MAR至少各需16位。目標(biāo)地址范圍為0000H～FFFFH（0～216-1（3）匯編語句“addR4R5)+0010001100010101B=2315H。。變成5679H單元5678H中的內(nèi)容變成該加法指令計(jì)算的結(jié)果5678HH=68ACH。每個(gè)Cache用一個(gè)有效位，故題中數(shù)據(jù)Cache行的結(jié)構(gòu)如下圖所示。Cache行號(hào)為(320+31×4)/64=6；a[1][1]Cache行號(hào)為(320+256×4+1×4)/648=5【另解】由（1）可知主存和Cache 6 標(biāo)塊塊標(biāo)塊塊內(nèi)地塊內(nèi)地塊塊內(nèi)地塊Cache地?cái)?shù)組a的大小為256×256×4B=218B，占用218/64=212個(gè)主存塊，按行優(yōu)先存放，程序A逐行數(shù)組a，共需的次數(shù)為216次，未命中次數(shù)為212次（即每個(gè)字塊的第一個(gè)數(shù)未命中），因此程序A中率為(216-212)/216×100%=93.75%?！玖斫狻縜按行存放，程序A16int型數(shù)據(jù)，除訪問的第一個(gè)不命中，隨后的15個(gè)全都命中，全部字塊都符合這一規(guī)律，且數(shù)組大小為字塊大小的整數(shù)倍，故程序A中率為15/16=93.75%。程序B逐列數(shù)組a，Cache總?cè)萘繛?4B×8=512B，數(shù)組a一行的大小為1KB，正由于從Cache讀數(shù)據(jù)比從主存讀數(shù)據(jù)快很多，所以程序A的執(zhí)行比程序B快得多。2011年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分 floatIEEE754float32FR1x=-8.25FR1的內(nèi)容是A．C104 B．C242 D．C1C2 組成32MB的主器，則器地址寄存器MAR的位數(shù)至少是 A．22 B．23 C．25 D．26 溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是 CFOF SFZF CFZF CFSF Ⅲ．只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行 假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān) 每個(gè)指令周期中CPU都至少內(nèi)存一 C.握手（應(yīng)答）信 對(duì)Li級(jí)中斷進(jìn)行。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4→L0→L2→L1→L3，則L1的中斷處理程序中設(shè)置的中斷字是。 某計(jì)算機(jī)處理器主頻為50MHz，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序500A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是。 43（11unsignedintx=134;unsignedinty=246;intm=x;intunsignedintz1=x-y;unsignedintz2=x+y;intk1=m-n;int44（1（物理）1MB4KB；Cache8行；主Cache32BCache11110—10—1111110—10—110—11110—1 題44-a圖頁表的部分內(nèi) 題44-b圖Cache的部分內(nèi)使用物理地址Cache時(shí)，物理地址應(yīng)劃分成哪幾個(gè)字段？要求說明每個(gè)字段物理地址是什么？該地址時(shí)是否Cache命中？要求說明理由。0——10——110——0——10——110——10——組號(hào)有位標(biāo)記頁號(hào)有位標(biāo)記頁號(hào)有位標(biāo)記頁號(hào)有位標(biāo)記頁號(hào)0144-c圖TLB的部2011年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分解析12．D?？疾橛?jì)算機(jī)的性能指標(biāo)。故，F(xiàn)R11100000010000010000000000000000即，11000001000001000000000000000000=C104000H的主存的空間不能代表MAR的位數(shù)。A由于沒有采用指令預(yù)取技術(shù)，故而取指令要訪存；B時(shí)鐘周期對(duì)指令是不可分割的；C空指令能夠使PC寄存器自動(dòng)加1，故而不正確；D在指令執(zhí)行結(jié)束時(shí)刻，CPU查詢是否上傳輸。中斷類型號(hào)是用以中斷向量地址的，CPU響應(yīng)中斷請(qǐng)求后，將中斷應(yīng)答信號(hào)（INTR）發(fā)回到數(shù)據(jù)總線上，CPU從數(shù)據(jù)總線上中斷類型號(hào)后，就可以通過這個(gè)中斷L3和其自身。（1）134=128+6=10000110B，所以x10000110BR186H。246=255-9=11110110By的機(jī)器數(shù)為11110110B。x-y10000110x+y1000 補(bǔ)碼表示）時(shí)，其值為-1111010B=-122。補(bǔ)碼表示）時(shí)，其值為-1110000B=-112。能。n2nab，a+b位無符號(hào)整數(shù)加/減運(yùn)算都可在n位加法器中實(shí)現(xiàn)。2na-最后一條語句執(zhí)行時(shí)會(huì)發(fā)生溢出。因?yàn)?0000110 2412208位為物理00000001B000000000001B=001H1，故虛擬地址001C60H所在的頁面在主存中。問該地址時(shí)Cache不命中。TLB8/4=211TLB1位為TLB組號(hào)，它們射到TLB的第0組。2012年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分A10090CPU時(shí)間，其I/OCPU50%，I/OA所耗費(fèi)的時(shí)間是。A．55 B．60 C．65 D．70unsignedshortx=65530;unsignedinty=x; A．0000 B．0000 C．FFFF7FFAHD．FFFF 6- B．2127- C．2127- D．2128-inta;shortc;0xC008 B.0x00、C.0x11、 D.0x11、 元由MOS管組成，是一種半導(dǎo)體器假設(shè)某計(jì)算機(jī)按字編址，Cache4個(gè)行，Cache1Cache的內(nèi)容初始為空采用2路組相聯(lián)映射方式和LRU替換策略的主存地址依次為0,4,8,2,0,6,8,6,4,8時(shí)，命Cache的次數(shù)是。B. C. D.碼法，共有33個(gè)微命令，構(gòu)成5個(gè)互斥類，分別包含7、3、12、5和6個(gè)微命令，則操作 A.5 B.6 C.15 D.33128位數(shù)據(jù)所需要的時(shí)間至少是。A. B. C. 下列關(guān)于USB總線特性的描述中，錯(cuò)誤的 43CPU80MHz，CPI41.5次，主存與Cache之間交換的塊大小為16B，Cache中率為99%，器總線寬帶為32位。請(qǐng)假定在Cache缺失的情況下主存時(shí)，存在0.0005%的缺頁率，則CPU平均每I/O32I/O接口平均每秒發(fā)出的DMA請(qǐng)求次數(shù)至少是多少？為了提高性能，主存采用4體低位交叉模式，工作時(shí)每1/4個(gè)周期啟動(dòng)表示寄存器x或單元x的內(nèi)容表指令系統(tǒng)中部分指令格式 Rd, Rs,IF（WBintx的值為-513R1中，則執(zhí)行指令“SHLR1”后，R1的塞，則執(zhí)行這4條指令所需的時(shí)鐘周期數(shù)為多少？若高級(jí)語言程序中某賦值語句為x=a+b，x、a和b均為int型變量，它們的單x=x*2+a，xaunsignedint類型變量，它們的單元地址分別表示為[x]、[a]，則執(zhí)行這條語句至少需要多少個(gè)時(shí)鐘周期？要求模仿題44圖畫出這條語句對(duì)應(yīng)的指令序列及其在流水線中的執(zhí)行過程示意圖。2012年計(jì)算機(jī)統(tǒng)考——計(jì)算機(jī)組成原理部分解析提速后運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是T=90/1.5+10=70秒?！菊`區(qū)】CPU50%，則CPUB?？疾镃0進(jìn)行填充。X16FFFAy0000FFFA。的浮點(diǎn)數(shù)。規(guī)格化的短浮點(diǎn)數(shù)的真值為：(-1)S×1.f×2E-127，S為符號(hào)位，E1～254數(shù)據(jù)地址。在器中，數(shù)據(jù)結(jié)構(gòu)按邊界對(duì)齊方式順序，因此int型數(shù)據(jù)的地址必須是的十六進(jìn)制表示為0x ，故地址0xC008中內(nèi)容應(yīng)為低字節(jié)0x11，如下表所示。-【注意】閃存是EEPROM的進(jìn)一步發(fā)展，可讀可寫，用MOS管的浮柵上有無電荷來信息，它依然是ROM的一種，故寫速度比讀速度要慢不少（硬件。閃存是一種非易失性存儲(chǔ)器，它采用隨機(jī)方式?，F(xiàn)在常見的SSD固態(tài)硬盤，即由Flash組成。存地址為2~3、6~7可映射到第1