期末考試《數(shù)字電子技術(shù)基礎(chǔ)》試題he參考答案_第1頁
期末考試《數(shù)字電子技術(shù)基礎(chǔ)》試題he參考答案_第2頁
期末考試《數(shù)字電子技術(shù)基礎(chǔ)》試題he參考答案_第3頁
期末考試《數(shù)字電子技術(shù)基礎(chǔ)》試題he參考答案_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

經(jīng)典word整理文檔,僅參考,雙擊此處可刪除頁眉頁腳。本資料屬于網(wǎng)絡(luò)整理,如有侵權(quán),請聯(lián)系刪除,謝謝!填空題(每空1分,共20分)1、與非門的邏輯功能為2、數(shù)字信號的特點(diǎn)是在3、三態(tài)門的“三態(tài)”指4、邏輯代數(shù)的三個(gè)重要規(guī)則是全1出0,有0出1)上和上都是斷續(xù)變化的,其高電平和低電平常用和來表示。,和。、、。5、為了實(shí)現(xiàn)高的頻率穩(wěn)定度,常采用6、同步RS觸發(fā)器中R、S為電平有效,基本R、S觸發(fā)器中R、S電平有效振蕩器;單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入態(tài)為7、在進(jìn)行A/D轉(zhuǎn)換時(shí),常按下面四個(gè)步驟進(jìn)行,、、、。二、選擇題(每題1分,共10分)1、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器,它們最多有(A、8;B、16;C、256;D、64)種計(jì)數(shù)狀態(tài)。2、下列觸發(fā)器中上升沿觸發(fā)的是(A、主從RS觸發(fā)器;B、JK觸發(fā)器;C、T觸發(fā)器;D、D觸發(fā)器3、下式中與非門表達(dá)式為(AB、Y=A+B;B、Y=AB;C、Y=;D、Y=4、十二進(jìn)制加法計(jì)數(shù)器需要()個(gè)觸發(fā)器構(gòu)成。A、8;B、16;C、4;D、35、邏輯電路如右圖,函數(shù)式為(、F=C、F=;B、F=+C;C;D、F=A+6、邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為()、F=m+m+mB、F=m+m+m232367C、F=m+m+mD、F=m+m+m3436777、74LS138譯碼器有(74LS148編碼器有()、三個(gè)輸入端,三個(gè)輸出端;B、八個(gè)輸入端,八個(gè)輸出端;C、三個(gè)輸入端,八個(gè)輸出端;D、八個(gè)輸入端,三個(gè)輸出端。8、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有(、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài))、兩個(gè)穩(wěn)態(tài)D、沒有穩(wěn)態(tài)C、只有一個(gè)穩(wěn)態(tài)三、判斷(每題1分,共10分精選1、邏輯變量的取值,1比0大。(((((((((××××))))2、對于MOS門電路多余端可以懸空。3、計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。4、JK觸發(fā)器的輸入端J懸空,則相當(dāng)于J=0。5、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。×)6、RS觸發(fā)器的輸出狀態(tài)Q與原輸出狀態(tài)Q無關(guān)?!粒㎞7、JK觸發(fā)器的J=K=1變成T觸發(fā)器。8、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。9、優(yōu)先編碼只對優(yōu)先級別高的信息進(jìn)行編碼。×)√)×)10、組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號受到尖峰干擾。(×)四、數(shù)制轉(zhuǎn)化(每題2分,共10分1)=()22、(1100011.011)=()=()283374.51)=()五、邏輯函數(shù)化簡(每題5分,共10分1、用公式法化簡邏輯函數(shù)CAB(BCF=A(B+)++C)+BCDE+(D+E)F2、用卡諾圖法化簡邏輯函數(shù)F=∑m(1,3,8,9,10,,14,15)10分,共20分)1.八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示,A2、A1、A0為數(shù)據(jù)輸入端,根據(jù)圖中對D0~D7的設(shè)置,寫出該電路所實(shí)現(xiàn)函數(shù)Y的表達(dá)式。2.如圖所示為利用74LS161的同步置數(shù)功能構(gòu)成的計(jì)數(shù)器分析(1)當(dāng)DDDD=0000時(shí)為幾進(jìn)制計(jì)數(shù)器?3210(2)當(dāng)DDDD=0001時(shí)為幾進(jìn)制計(jì)數(shù)器?3210精選七、設(shè)計(jì)電路(共10分)為提高報(bào)警信號的可靠性,在有關(guān)部位安置了3個(gè)同類型的危險(xiǎn)報(bào)警器,只有當(dāng)3個(gè)危險(xiǎn)報(bào)警器中至少有兩個(gè)指示危險(xiǎn)時(shí),才實(shí)現(xiàn)關(guān)機(jī)操作。試畫出具有該功能的邏輯電路。答案(一)一、填空題1.全1出0,有0出12.時(shí)間、幅值、1、03.高電平,低電平,高阻狀態(tài)4.代入規(guī)則對偶規(guī)則反演規(guī)則5.石英晶體暫穩(wěn)態(tài)6.高低7.采樣保持量化編碼二、選擇題1.C2.D6.C3.DA4.C8.A5.A7.A三、判斷題1.×6.×2.×7.×3.×8.√4.×9.×5.×10.×四、數(shù)制轉(zhuǎn)化:1)=(30.75)22、(1100011.011)=(143.3)=(63.6)283374.51)=(1101110100.01010001)五、邏輯函數(shù)化簡精選CAB+F=BC+ABB2、F=A+AC+D六、分析電路ABBCB+A1、F=C+AC21)當(dāng)DDDD=0000時(shí)為八進(jìn)制計(jì)數(shù)器;3210(2)當(dāng)DDDD=0001時(shí)為七進(jìn)制計(jì)數(shù)器。3210七、設(shè)計(jì)電路列真值表:LABCABC邏輯表達(dá)式:

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論