EDA技術(shù)課程教學(xué)大綱課程編號(hào)：09171380課程名稱：EDA技術(shù)（EDATechnique）學(xué)時(shí)：32學(xué)時(shí)學(xué)分：2學(xué)分適用專業(yè)：自動(dòng)化本科開課學(xué)期：第五學(xué)期開課部門：物理科學(xué)與工程技術(shù)學(xué)院先修課程：電路基礎(chǔ)、模擬電路、數(shù)字電路考核要求：考查使用教材及主要參考書：潘松主編，《EDA技術(shù)實(shí)用教程-第三版》，科學(xué)出版社，2006年朱明程主編,《可編程邏輯器件原理及應(yīng)用》，西安電子科技大學(xué)出版社，2004年一、課程的性質(zhì)和任務(wù)本課程是電子信息工程、通信工程等專業(yè)高年級(jí)本科生的專業(yè)課。通過(guò)本課程的學(xué)習(xí)使學(xué)生更新數(shù)字電路的設(shè)計(jì)觀念，建立用PLD器件取代傳統(tǒng)TTL器件設(shè)計(jì)數(shù)字電路的思想更新數(shù)字系統(tǒng)設(shè)計(jì)手段，學(xué)會(huì)使用硬件描述語(yǔ)言HDL（HardwareDescriptionLanguage）代替?zhèn)鹘y(tǒng)的數(shù)字電路設(shè)計(jì)方法來(lái)設(shè)計(jì)數(shù)字系統(tǒng)。二、教學(xué)目的與要求通過(guò)本課程的學(xué)習(xí)，應(yīng)掌握EDA的基本知識(shí)、常用的EDA工具使用方法和目標(biāo)器件的結(jié)構(gòu)原理；學(xué)會(huì)三種不同的設(shè)計(jì)輸入方法；掌握VHDL硬件描述語(yǔ)言的基本語(yǔ)法、不同組合和時(shí)序電路的VHDL模型。三、學(xué)時(shí)分配章節(jié)課程內(nèi)容學(xué)時(shí)1概述22EDA設(shè)計(jì)流程及其工具43FPGA/CPLD結(jié)構(gòu)與應(yīng)用44VHDL設(shè)計(jì)初步45VHDL設(shè)計(jì)進(jìn)階46原理圖輸入設(shè)計(jì)方法47有限狀態(tài)機(jī)設(shè)計(jì)與LPM應(yīng)用48VHDL結(jié)構(gòu)與要素49VHDL基本語(yǔ)句2合計(jì)32四、教學(xué)中應(yīng)注意的問(wèn)題理論與實(shí)踐相結(jié)合，在講課過(guò)程中盡量多演示一下操作過(guò)程和講解操作中常犯的一些錯(cuò)誤。對(duì)VHDL語(yǔ)言的講解通過(guò)實(shí)例中所涉及到的語(yǔ)法現(xiàn)象逐一剖析。五、教學(xué)內(nèi)容第一章概述1．基本內(nèi)容EDA技術(shù)發(fā)展、實(shí)現(xiàn)目標(biāo)；VHDL綜合。2．教學(xué)基本要求了解EDA技術(shù)及其發(fā)展，EDA技術(shù)實(shí)現(xiàn)目標(biāo)，硬件描述語(yǔ)言VHDL；掌握VHDL綜合，基于VHDL的自頂向下設(shè)計(jì)方法；掌握EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較；了解EDA的發(fā)展趨勢(shì)。3．教學(xué)重點(diǎn)難點(diǎn)VHDL綜合，基于VHDL的自頂向下設(shè)計(jì)方法；EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較。4．教學(xué)建議多練習(xí)操作第二章EDA設(shè)計(jì)流程及其工具1．基本內(nèi)容FPGA/CPLD設(shè)計(jì)流程，ASIC及其設(shè)計(jì)流程；常用EDA工具；IP核。2．教學(xué)基本要求掌握FPGA/CPLD設(shè)計(jì)流程，ASIC及其設(shè)計(jì)流程；熟悉常用EDA工具；理解IP核。3．教學(xué)重點(diǎn)難點(diǎn)FPGA/CPLD、ASIC設(shè)計(jì)流程；IP核。4．教學(xué)建議多練習(xí)操作第三章FPGA/CPLD結(jié)構(gòu)與應(yīng)用1．基本內(nèi)容PLD、CPLD和FPGA結(jié)構(gòu)與工作原理；測(cè)試技術(shù)；產(chǎn)品概述；編程與配置。2．教學(xué)基本要求掌握簡(jiǎn)單PLD、CPLD結(jié)構(gòu)與工作原理，F(xiàn)PGA結(jié)構(gòu)與工作原理；了解FPGA/CPLD測(cè)試技術(shù)，F(xiàn)PGA/CPLD產(chǎn)品概述；掌握CPLD和FPGA的編程與配置。3．教學(xué)重點(diǎn)難點(diǎn)PLD、CPLD和FPGA結(jié)構(gòu)與工作原理。4．教學(xué)建議多練習(xí)操作第四章VHDL設(shè)計(jì)初步1．基本內(nèi)容多路選擇器、寄存器、全加器的VHDL描述。2．教學(xué)基本要求理解多路選擇器、寄存器描述及其VHDL語(yǔ)言現(xiàn)象；（難點(diǎn)）掌握二進(jìn)制全加器的VHDL設(shè)計(jì)、VHDL文本輸入設(shè)計(jì)方法。（重點(diǎn)）3．教學(xué)重點(diǎn)難點(diǎn)VHDL文本輸入設(shè)計(jì)方法4．教學(xué)建議多練習(xí)操作第五章VHDL設(shè)計(jì)進(jìn)階1．基本內(nèi)容VHDL語(yǔ)言常見的語(yǔ)法現(xiàn)象2．教學(xué)基本要求掌握4位加法計(jì)數(shù)器的VHDL描述；理解不同工作方式的時(shí)序電路設(shè)計(jì)；掌握數(shù)據(jù)對(duì)象DATAOBJECTS；理解雙向電路和三態(tài)控制電路設(shè)計(jì)；掌握進(jìn)程語(yǔ)句結(jié)構(gòu)；了解仿真延時(shí)。3．教學(xué)重點(diǎn)難點(diǎn)不同工作方式的時(shí)序電路設(shè)計(jì)。4．教學(xué)建議多練習(xí)操作第六章原理圖輸入設(shè)計(jì)方法1．基本內(nèi)容Maxplus的原理圖輸入設(shè)計(jì)方法。2．教學(xué)基本要求熟悉原理圖方式設(shè)計(jì)初步；掌握復(fù)雜電路原理圖設(shè)計(jì)、參數(shù)可設(shè)置LPM宏功能塊應(yīng)用；掌握波形輸入設(shè)計(jì)方法。3．教學(xué)重點(diǎn)難點(diǎn)原理圖方式設(shè)計(jì)初步。4．教學(xué)建議多練習(xí)操作第七章有限狀態(tài)機(jī)設(shè)計(jì)與LPM應(yīng)用1．基本內(nèi)容有限狀態(tài)機(jī)設(shè)計(jì)與LPM應(yīng)用2．教學(xué)基本要求掌握一般有限狀態(tài)機(jī)的設(shè)計(jì)、Moore型有限狀態(tài)機(jī)的設(shè)計(jì)、Mealy型有限狀態(tài)機(jī)的設(shè)計(jì)；了解狀態(tài)編碼、狀態(tài)機(jī)剩余狀態(tài)處理；掌握LPM模塊的VHDL文本方式調(diào)用。3．教學(xué)重點(diǎn)難點(diǎn)掌握一般有限狀態(tài)機(jī)的設(shè)計(jì)、Moore型有限狀態(tài)機(jī)的設(shè)計(jì)、Mealy型有限狀態(tài)機(jī)的設(shè)計(jì)；4．教學(xué)建議多練習(xí)操作第八章VHDL結(jié)構(gòu)與要素1．基本內(nèi)容實(shí)體、結(jié)構(gòu)體、子程序的概念。2．教學(xué)基本要求理解實(shí)體、結(jié)構(gòu)體、子程序的概念；掌握VHDL庫(kù)、VHDL程序包、配置、VHDL文字規(guī)則、數(shù)據(jù)類型、VHDL操作符；3．教學(xué)重點(diǎn)難點(diǎn)實(shí)體、結(jié)構(gòu)體、子程序的概念。4．教學(xué)建議多練習(xí)操作第九