第八章數(shù)模模數(shù)轉(zhuǎn)換電路第一頁(yè)，共四十六頁(yè)，2022年，8月28日8.1概述模數(shù)轉(zhuǎn)換（A/D）——模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換

A/D轉(zhuǎn)換器或ADC（AnalogtoDigitalConverter）——實(shí)現(xiàn)A/D轉(zhuǎn)換的電路。數(shù)模轉(zhuǎn)換（D/A）——數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換

D/A轉(zhuǎn)換器或DAC（DigitaltoAnalogConverter）——能實(shí)現(xiàn)D/A轉(zhuǎn)換的電路。第二頁(yè)，共四十六頁(yè)，2022年，8月28日數(shù)字控制系統(tǒng)原理框圖非電模擬量電模擬量模數(shù)轉(zhuǎn)換計(jì)算機(jī)或數(shù)字系統(tǒng)傳感器開(kāi)關(guān)控制數(shù)模轉(zhuǎn)換模擬控制溫度壓力流量速度

電流電壓

數(shù)據(jù)傳輸系統(tǒng)原理框圖電模擬量模數(shù)轉(zhuǎn)換存儲(chǔ)、傳輸、處理聲音或圖像聲音或圖像傳感器數(shù)模轉(zhuǎn)換第三頁(yè)，共四十六頁(yè)，2022年，8月28日8.2數(shù)模（D/A）轉(zhuǎn)換

一、D/A轉(zhuǎn)換器的結(jié)構(gòu)

數(shù)字輸入數(shù)碼鎖存器電子開(kāi)關(guān)電阻網(wǎng)絡(luò)求和電路模擬輸出VO···D0D1Dn-1VREF······數(shù)碼鎖存器——完成輸入數(shù)字的鎖存并為轉(zhuǎn)換保留一定時(shí)間電子開(kāi)關(guān)——完成基準(zhǔn)電壓VREF和地之間的倒換電阻網(wǎng)絡(luò)——根據(jù)輸入數(shù)字產(chǎn)生不同的電流或電壓求和電路——產(chǎn)生模擬輸出電壓第四頁(yè)，共四十六頁(yè)，2022年，8月28日1.權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

（1）電路結(jié)構(gòu)（2）工作原理當(dāng)輸入數(shù)字D0=1時(shí)

當(dāng)輸入數(shù)字D1=1時(shí)

當(dāng)輸入數(shù)字Di=1時(shí)

→I0S0S1Sn-1數(shù)碼鎖存器···D0D1Dn-1數(shù)字輸入···VREFR0=2n-1RR1=2n-2RRn-1=20R模擬輸出

VO－＋RfA→I→In-1I電子開(kāi)關(guān)求和運(yùn)放第五頁(yè)，共四十六頁(yè)，2022年，8月28日設(shè)n=4，Rf=R/2，VREF=-5V，則:第六頁(yè)，共四十六頁(yè)，2022年，8月28日VOVOt0第七頁(yè)，共四十六頁(yè)，2022年，8月28日【例】已知某8位D/A轉(zhuǎn)換器的輸入為11010001時(shí)，輸出VO=2.09V，求輸入為00111100時(shí)的輸出電壓值。第八頁(yè)，共四十六頁(yè)，2022年，8月28日權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的特點(diǎn)：（1）電路結(jié)構(gòu)比較簡(jiǎn)單；（2）電阻網(wǎng)絡(luò)中各個(gè)電阻的阻值相差太大；（3）容易產(chǎn)生輸出尖峰現(xiàn)象。第九頁(yè)，共四十六頁(yè)，2022年，8月28日2.倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

（1）電路結(jié)構(gòu)（AD7520、CB7520）→I模擬輸出

VO－＋RfA2RI/162RI/82RI/42RI/22RRRRVREFII/2I/4I/8I/16S0S1S2S3D0D1D2D3（2）工作原理第十頁(yè)，共四十六頁(yè)，2022年，8月28日第十一頁(yè)，共四十六頁(yè)，2022年，8月28日倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的特點(diǎn)：（1）電路結(jié)構(gòu)比較簡(jiǎn)單；（2）電阻網(wǎng)絡(luò)中的種類少（僅R和2R兩種）。第十二頁(yè)，共四十六頁(yè)，2022年，8月28日二、電子開(kāi)關(guān)1.CMOS電壓開(kāi)關(guān)2.CMOS電流開(kāi)關(guān)（CB7520）1RiIiDi-VREFVDDVSS2RRRIout1Iout2VDDVSSDi第十三頁(yè)，共四十六頁(yè)，2022年，8月28日2RRRUREF（參考電壓）2R2R2Rd0d1d2d2d0d1-

+R電子開(kāi)關(guān)第十四頁(yè)，共四十六頁(yè)，2022年，8月28日三、集成D/A轉(zhuǎn)換器DAC0832——8位數(shù)模轉(zhuǎn)換器1.DAC0832的內(nèi)部結(jié)1）8位輸入寄存器——第一級(jí)數(shù)據(jù)鎖存器2）8位DAC寄存器——第二級(jí)數(shù)據(jù)鎖存器3）8位D/A轉(zhuǎn)換器——完成數(shù)模轉(zhuǎn)換8位輸入寄存器8位DAC寄存器8位D/A轉(zhuǎn)換器DI7～DI0ILECSWR1WR2XFERVREFIOUT2IOUT1RBFAGNDVCCDGNDIE1IE2&&&第十五頁(yè)，共四十六頁(yè)，2022年，8月28日CS——片選信號(hào)，用于芯片尋址；ILE——允許鎖存信號(hào)；WR1——寫(xiě)信號(hào)1；當(dāng)LE1（內(nèi)部輸入鎖存信號(hào)1）=CS?WR1?ILE=1時(shí)，將數(shù)據(jù)鎖存于輸入鎖存器；WR2——寫(xiě)信號(hào)2；XFER——通道控制信號(hào)，當(dāng)LE2（內(nèi)部輸入鎖存信號(hào)2）=WR2

?XFER=1時(shí)，8位DAC寄存器可作為數(shù)據(jù)通道；2.信號(hào)線DI7～DI0——8位數(shù)據(jù)輸入IOUT1——模擬電流輸出1，當(dāng)DI7～DI0為FFH時(shí)，IOUT1最大，當(dāng)DI7～DI0為0時(shí)，IOUT1=0（最?。┑谑?yè)，共四十六頁(yè)，2022年，8月28日IOUT2——模擬電流輸出2，IOUT2=常數(shù)-IOUT1RFB——反饋電阻引出端；VREF——參考電壓輸入，范圍：+10V～-10V；VCC——芯片電壓，范圍：+5V～+15V，最佳15V；AGND——模擬地；DGND——數(shù)字地；3.使用說(shuō)明（1）雙緩沖器方式——特點(diǎn)：轉(zhuǎn)換速度快，但控制電路復(fù)雜。（2）單緩沖器方式——特點(diǎn)：轉(zhuǎn)換速度慢，但控制電路簡(jiǎn)單（常用方式）。第十七頁(yè)，共四十六頁(yè)，2022年，8月28日4.DAC0832應(yīng)用舉例——DAC0832采用單緩沖器方式第十八頁(yè)，共四十六頁(yè)，2022年，8月28日四、D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)1.轉(zhuǎn)換精度（分辨率或位數(shù)n）（一）分辨率用輸入二進(jìn)制數(shù)的有效位數(shù)表示

（位數(shù)越多，精度越高）用DAC的最小輸出電壓與最大輸

出電壓之比給出——第十九頁(yè)，共四十六頁(yè)，2022年，8月28日（二）轉(zhuǎn)換誤差誤差來(lái)源

A、非線性誤差

B、比例系數(shù)誤差

C、零漂誤差表示方法

A、用輸出電壓滿刻度的百分比表示

B、用最低有效位的倍數(shù)表示第二十頁(yè)，共四十六頁(yè)，2022年，8月28日（一）建立時(shí)間tS大信號(hào)工作下，輸出電壓達(dá)到某一規(guī)定值所需要的時(shí)間。2、轉(zhuǎn)換速度（二）轉(zhuǎn)換速率SR大信號(hào)工作下，輸出模擬電壓的變化率。DAC完成一次轉(zhuǎn)換所需時(shí)間為

TTR（max）=ts+UO（max）/SR第二十一頁(yè)，共四十六頁(yè)，2022年，8月28日8-3模數(shù)轉(zhuǎn)換器（ADC）8.3.1A/D轉(zhuǎn)換的一般步驟和取樣定理量化和編碼取樣定理

fS≥2fimaxA/D轉(zhuǎn)換的一般步驟

采樣——保持——量化——編碼第二十二頁(yè)，共四十六頁(yè)，2022年，8月28日取樣——用周期性的取樣脈沖fS，對(duì)輸入模擬信號(hào)的幅度定時(shí)取出樣值，將其變成一連串等距而不等幅的脈沖的過(guò)程。

保持——把取樣電壓保持一段時(shí)間，保證完成A/D轉(zhuǎn)換

。

一、取樣—保持電路1、取樣－－保持第二十三頁(yè)，共四十六頁(yè)，2022年，8月28日2、電路組成及工作原理-+ChuORiRFuLTuI取樣保持電路的基本形式T管作為開(kāi)關(guān)管使用，由uL來(lái)控制uL=1，T導(dǎo)通，uI向Ch充電，充電過(guò)程結(jié)束后，uO=uC=uIuL=0，T截止，uO=uC=uI可以保持一段時(shí)間不變。UL取樣時(shí)間保持時(shí)間第二十四頁(yè)，共四十六頁(yè)，2022年，8月28日0tVI0tVO波形表示第二十五頁(yè)，共四十六頁(yè)，2022年，8月28日LF198UOFFV+V-uIuLCh4512uO38763、單片集成取樣—保持電路LF198第二十六頁(yè)，共四十六頁(yè)，2022年，8月28日1.量化——把取樣電平規(guī)范到某個(gè)最小單位電壓的若干倍的過(guò)程。0tVO12345678量化方法（1）只舍不取法量化誤差=（2）有舍有取法量化誤差=/2二、量化、編碼第二十七頁(yè)，共四十六頁(yè)，2022年，8月28日2.編碼編碼——把量化后的倍數(shù)用二進(jìn)制數(shù)表示的過(guò)程0000010100111001011101110123456701234567800000101001110010111011101234567012345678第二十八頁(yè)，共四十六頁(yè)，2022年，8月28日8.3.2A/D轉(zhuǎn)換器的類型直接型A/D轉(zhuǎn)換器間接型A/D轉(zhuǎn)換器逐次逼近型A/D轉(zhuǎn)換器

并聯(lián)比較型A/D轉(zhuǎn)換器

雙積分型ADC第二十九頁(yè)，共四十六頁(yè)，2022年，8月28日（1）電路組成D/A

轉(zhuǎn)換器參考

電源逐次漸近型寄存器時(shí)鐘

信號(hào)-+uIMSBLSBMSBLSB轉(zhuǎn)換控制信號(hào)并行數(shù)據(jù)輸出一、直接型A/D轉(zhuǎn)換器

1、逐次逼近型A/D轉(zhuǎn)換器第三十頁(yè)，共四十六頁(yè)，2022年，8月28日（2）工作原理：①第一步送出Qn-1=1（最大砝碼）將產(chǎn)生的D/A電壓與輸入電壓VI比較。②第二步根據(jù)比較結(jié)果決定Qn-1的去留，并加入Qn-2與VI比較。③依此類推直至加入Q0。④最后一步根據(jù)比較結(jié)果決定Q0的去留，并輸出轉(zhuǎn)換結(jié)果。-+A逐次逼近寄存器D/A轉(zhuǎn)換器控制邏輯輸出緩沖器Qn-1Qn-2…Q0Qn-1(MSB)Qn-2Q0(LSB)數(shù)字輸出時(shí)鐘脈沖CP啟動(dòng)脈沖模擬輸入VI基準(zhǔn)電壓VREF電壓比較器完成轉(zhuǎn)換時(shí)間：(n+1)TCP第三十一頁(yè)，共四十六頁(yè)，2022年，8月28日逐次漸近寄存器清零寄存器最高有效位置1

DAC比較器比較

uo>uI?保留此位的1將此位的1清除寄存器次高有效位置1uOuIADC邏輯控制電路寄存器最低有效位置1……yesno第三十二頁(yè)，共四十六頁(yè)，2022年，8月28日（3）逐次漸近型ADC的特點(diǎn)分辨率較高轉(zhuǎn)換誤差較低轉(zhuǎn)換速度較快應(yīng)用較為廣泛第三十三頁(yè)，共四十六頁(yè)，2022年，8月28日2、并聯(lián)比較型A/D轉(zhuǎn)換器

-+C6-+C5-+C4-+C3-+C2-+C1-+C7DDDDDDDRRRRRRRR/2VREF模擬輸入VIVREF/153VREF/155VREF/157VREF/159VREF/1511VREF/1513VREF/15&&&&FF1FF7FF3FF4FF5&&D2(MSB)D0(LSB)D1CP電壓比較器鎖存器編碼器FF6FF2第三十四頁(yè)，共四十六頁(yè)，2022年，8月28日輸入模擬電壓

VI

寄存器狀態(tài)（編碼器輸入）Q7Q6Q5Q4Q3Q2

Q1

數(shù)字量輸出（編碼器輸出）D2

D1

D0

（0～1/15）VREF（1/15～3/15）VREF（3/15～5/15）VREF

（5/15～7/15）VREF（7/15～9/15）VREF（9/15～11/15）VREF（11/15～13/15）VREF（13/15～1）VREF

00000000000001000001100001110001111001111101111111111111000001010011100101110111第三十五頁(yè)，共四十六頁(yè)，2022年，8月28日1、電路組成S2n位二進(jìn)制計(jì)數(shù)器定時(shí)器邏輯控制門uIS1RCuOCOCP&dn-1d0基準(zhǔn)電壓輸入電壓-+-+積分器時(shí)鐘輸入控制門二、間接型A/D轉(zhuǎn)換器電壓—頻率變換（V—F變換）；電壓—時(shí)間變換（V—T變換）過(guò)零比較器（V—T變換）第三十六頁(yè)，共四十六頁(yè)，2022年，8月28日（2）工作原理-+A-+AFF2Q2D2FF1Q1D1FF0Q0D0FFn-1Qn-1Dn-1FFnQn…RD啟動(dòng)&CPRC積分器過(guò)零比較器VAVBVCVDVI-VREF…G第三十七頁(yè)，共四十六頁(yè)，2022年，8月28日M（3）工作波形（4）波形分析0tQn0tVA0tVC0tVB0tVD-VREFVIt1t2①0—t1階段積分器對(duì)VI積分：②t1—t2階段積分器對(duì)-VREF積分：第三十八頁(yè)，共四十六頁(yè)，2022年，8月28日第三十九頁(yè)，共四十六頁(yè)，2022年，8月28日（5）雙積分型ADC的特點(diǎn)性能穩(wěn)定，轉(zhuǎn)換精度高電路簡(jiǎn)單，抗干擾能力強(qiáng)工作速度低——低速ADC;

最小轉(zhuǎn)換時(shí)間=2nTCP

最大轉(zhuǎn)換時(shí)間=2n+1TCP適用于要求精度高，速度要求不高的場(chǎng)合第四十頁(yè)，共四十六頁(yè)，2022年，8月28日三、A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)

轉(zhuǎn)換精度

【例】已知8位A/D轉(zhuǎn)換器的基準(zhǔn)電壓VREF=5.12V，求當(dāng)輸入為VI=3.8V時(shí)的數(shù)字量輸出。解：

2.轉(zhuǎn)換速度（1）高速ADC——并聯(lián)比較型ADC（2）中速ADC——逐次逼近型（3）低速ADC——雙積分型第四十一頁(yè)，共四十六頁(yè)，2022年，8月28日