一、Lecture16SystolicArrays&StaticScheduling1、SystolicArraysGoal：設(shè)計(jì)一個(gè)，簡單、規(guī)則設(shè)計(jì)；并行度高；平衡計(jì)算和IO帶寬。IdeaPE之間編排數(shù)Benefit：使得在一個(gè)從器得到的數(shù)據(jù)的計(jì)算最大化Memory: PEs: MemorypulsesdatathroughWhySystolicIdea：從計(jì)算機(jī)器來的數(shù)據(jù)流在它返回器之前通過許多處理過程。與Basicprinciple之間編排數(shù)據(jù)流。平衡計(jì)算和IODifferencesfrom這些是獨(dú)立的PE，隊(duì)列結(jié)構(gòu)可以被非線性和化；PE連接可以被多方向化，速度可以不同；PE可以有本地的器和執(zhí)行內(nèi)核。SystolicArrays:Prosand缺點(diǎn)：不是普遍的適用，因?yàn)橛?jì)算需要適應(yīng)于PEMore 在收縮陣列中每一個(gè)PE可以多個(gè)數(shù)據(jù)，數(shù)據(jù)可以被選PipelineStagesofPipelined優(yōu)點(diǎn)：充分利用每一個(gè)數(shù)據(jù)條 缺點(diǎn)：不搜索非規(guī)則并行度；需要愛軟件、編程者來使之變成一個(gè)通用的ExampleSystolicArray:TheWARP2、StaticInstructionScheduling(withaSlightFocusonSomeTerminology:Basicvs.Atomic原子塊:在大多數(shù)現(xiàn)設(shè)個(gè)人儲(chǔ)蓄賬戶,原子單元執(zhí)行一條指令的粒度一個(gè)基本塊可以被視為原子(如果沒有例外/中斷和可觀察到的副作用在執(zhí)行)；VLIW:FindingIndependent在一個(gè)基本塊內(nèi),有有限的指令級并行性(如果基本塊很小)找到并行執(zhí)行多個(gè)指令,編譯器需要考慮多個(gè)基本模塊HyperblockSafetyandLegalityinCode兩個(gè)特征的投機(jī)代碼運(yùn)動(dòng)安全:r1r1=r2&r1=r1=r2&r4=r1(a)safeand (b)r1r1=loadr1=r1=loadr4=r1(c) (d)unsafeandCodeMovementBBdestBB的之一操作時(shí),所有其他的桌子基本塊應(yīng)該仍然能夠使用操作的結(jié)果，其他源BB的桌子BB不應(yīng)該被打擾。BBBBBB的不能被Trace:頻繁執(zhí)行的路徑控制流圖(有多個(gè)和多個(gè)出口)理念:找到獨(dú)立操作在一個(gè)包成VLIW指令。編譯器添加可以安排代碼的正確性(如果一個(gè)側(cè)門或側(cè)面的退出是在運(yùn)從中間可能有條件分支的(出口)和轉(zhuǎn)換來自其他痕跡在()行off-trace代碼。在Instr1移動(dòng)時(shí)bookee需要以下什么側(cè)門呢TraceSchedulingFixupCode有時(shí)需要多次指令,以確保在所有路徑的正確性DataPrecedenceListInstructionPrioritizationHeuristics：I后代數(shù)量優(yōu)先圖IIIIIIV基于重要性的路VVLIWList111DRL優(yōu)先順序,檢查資源約束；TraceScheduling 優(yōu)點(diǎn)：使在一個(gè)更加獨(dú)立的指令減少空操作的尋找VLIW指————如果偏離動(dòng)態(tài)路徑呢————由于和出——————無偏分支小痕跡SuperblockScheduling與側(cè)消+比具有優(yōu)化調(diào)度的機(jī)+消除由于側(cè)“”記HyperblockHyperblock:單式記賬,multiple-exit塊內(nèi)部控制流消除使用(如果轉(zhuǎn)換————BlockStructured如果故障操作評估為true,咄咄的編譯器優(yōu)化(如重新排序)可以啟用內(nèi)部原子塊(無側(cè)或出口)較大的單位可以從I-cache獲取廣泛獲取——代碼膨脹(相同的多個(gè)副本基本塊可能存在于二進(jìn)制和I-——二、Lecture17MemoryHierarchyandCaches1、TheMemoryHierarchyIdeal零時(shí)間(延遲)、無限的容量、零成本、無限帶寬(支持多個(gè)并行)The理想的內(nèi)存的要求對方。 需要更長的時(shí)間來確定位置內(nèi)存技術(shù):SRAMDRAM和磁盤和磁帶。需要的bank,的端口,更高的頻率,或更快的技術(shù)MemoryTechnology:動(dòng)態(tài)隨機(jī)存取電容器充電狀態(tài)指示電容器充電或放電指示是否1或11晶體通過RCDRAMDRAMMemoryTechnology:靜態(tài)隨機(jī)存取兩個(gè)交叉耦合的逆變器一個(gè)鉆頭反饋路徑使價(jià)值堅(jiān)持“細(xì)胞”4晶體管用于2晶體管MemoryBankOrganizationand讀序列1）行地址&word-lines開車2）選位驅(qū)動(dòng)bit-lines：整個(gè)行讀4）列地址&選擇的行子集：發(fā)送到輸5）預(yù)先充電bit-lines：下SRAMStaticRandomAccessMemory)：地址選擇bit-cellsbitlines驅(qū)動(dòng)(整行)5）所有bitlines預(yù)先充電(下一個(gè)讀或?qū)?DRAMDynamicRandomAccessMemory)：位作為電荷節(jié)點(diǎn)電容(non-restorative)1~3和SRAM“暮楚”放大器放大和再生bitline,數(shù)據(jù)有些是“mux”了5）所有bitlines預(yù)先充電破壞性刷新:DRAM控制器必須定期每一行在允許刷新時(shí)間(10sms),恢DRAMvs.SRAM慢的(電容器更高的密度(11ct細(xì)胞需要刷新(功率、性能、線路更快的(沒有電容器低密度(6t單元制造兼容邏輯過程(沒有電容器WhyMemory我們希望快速和大，但我們不能達(dá)到一個(gè)級別的理念:有多個(gè)級別的(逐步越來越慢的水平較遠(yuǎn)的處理器),確保大部分的數(shù)據(jù)具有良好的參考位置,器似乎一樣快和一樣大快速:小理念:時(shí)間地點(diǎn):,,Memory一個(gè)“典型”的程序有很多地方在內(nèi)存時(shí)間:一個(gè)程序會(huì)多次相同的內(nèi)存位置和所有在一個(gè)小的時(shí)間窗內(nèi)空間:一個(gè)程序會(huì)一個(gè)集群的內(nèi)存位置最引人注目的例子指令內(nèi)存數(shù)組/數(shù)據(jù)結(jié)構(gòu)的理念:最近的數(shù)據(jù)在快速自動(dòng)管理內(nèi)存(稱為緩存)。預(yù)期:很快就會(huì)再次的數(shù)據(jù)。時(shí)間局部性原理：最近的數(shù)據(jù)將會(huì)在不久的將來再次。理念:地址相鄰最近的快速自動(dòng)管理內(nèi)存；獲取緩存塊預(yù)期:附近的數(shù)據(jù)很快就會(huì)被空間局部性原理:附近的內(nèi)存中的數(shù)據(jù)將會(huì)在不久的將來CachinginaPipelinedDesign：理想情況下,在一輪,這樣依賴操作不停滯 （9）AModernMemory對于一個(gè)給定的內(nèi)存層次結(jié)構(gòu)級別technology-intrinsic時(shí)間的Ti,感知到的TiTi長一個(gè)機(jī)會(huì)(不過hi)“hit”和時(shí)間是Ti一個(gè)機(jī)會(huì)(缺頁率mi)“miss”,時(shí)間Ti+Ti+1hi+mi=1Ti=hi·Ti+mi*(Ti+Ti+Ti=Ti+ +hi,mi定義不命中和的缺失3、CacheBasicsand通常結(jié)構(gòu)“memoize的頻繁使用的結(jié)果,避免重蹈延長操作需要從頭的結(jié)果,web緩存最常見的背景:一個(gè)自動(dòng)管理內(nèi)存層次結(jié)構(gòu)基于memoize的SRAM最頻繁的DRAM內(nèi)存位置來避免重復(fù)支付DRAM塊(線):單位在緩存當(dāng)數(shù)據(jù)命中:如果在緩存,使用緩存數(shù)據(jù),而不是內(nèi)存寫策略:我們做寫什么指令/數(shù)據(jù):我們分開對待他們嗎 ionand三、Lecture18CachesCachesCaches1、BlocksandAddressingtheCache緩存中的每一塊映射到一個(gè)位置,由指數(shù)位地址用來索引標(biāo)記和數(shù)據(jù)。緩存:檢查有效在2、Direct-Mapped cementand假設(shè)byte-addressable內(nèi)存:256字節(jié),8字節(jié)塊32塊假設(shè)緩存:64字節(jié),8塊地址與爭用相同的位置相同的索引導(dǎo)致了Direct-mapped緩存:兩塊內(nèi)存映射到相同的索引緩存中不能同時(shí)出現(xiàn)在緩存中 如果不止一個(gè)塊以交叉的方式映射到相同的索引會(huì)導(dǎo)致0%中率AB地址位但是不同的標(biāo)記位有相同的索引A、B、A、B,B,A,B,…索引緩存 都沒有3、SetAssociativity：地址0和8總是的直接映射緩存而不是一列,有2列4塊在設(shè)置關(guān)鍵理念:+容納更好(更少 -更加復(fù)雜,慢,——的標(biāo)記比較器和更廣泛的數(shù)據(jù)mux;大FullAssociativity(and程度的結(jié)合性:有多少塊可以映射到相同的索引(或一組更高的結(jié)合——慢緩 時(shí)間(延遲和數(shù)據(jù)延遲 4、IssuesinSet-Associative/替換:重點(diǎn)在緩存錯(cuò)過會(huì)發(fā)生什么?哪塊和如何調(diào)整優(yōu)先級Eviction/Recement最不經(jīng)常使用的最不昂貴的重新提取最優(yōu)置換政策5、CacheRecement:LRUorRandomLRU與隨機(jī):哪一個(gè)更好?例如:4路緩存,循 與LRU在實(shí)踐中LRU的平均和隨機(jī)是相似的兩全其美:混合LRU和隨機(jī)的WhatIstheOptimalRecement?：Belady的選擇7、Aside:CacheversusPageRe“”的時(shí)間找到一個(gè)替代候選(磁盤和內(nèi)存延遲What’sInATagStoreEntry?HandlingWrites（1）HandlingWrites(I)寫:回信:當(dāng)塊2）+所有級別是的。一致性:簡單的緩存一致性,因?yàn)闆]有需要檢查低級緩—的帶寬密集型的;沒有寫到的合HandlingWritesNo-allocate上寫:1）+更簡單,HandlingWrites(III)：如：464字節(jié)8、Sectored++++的自由在子塊轉(zhuǎn)移到緩存中(一個(gè)緩存塊緩存完全不需要)——9、Instructionvs.Data+動(dòng)態(tài)共享的緩存空間:沒有獲得與靜態(tài)分區(qū)(即可能發(fā)生、我和D緩存—我和D管道在不同的地方，統(tǒng)一為快速緩存嗎10、Multi-levelCachinginaPipelined一級緩存(指令和數(shù)據(jù)決定非常受周期影響；小,較低的結(jié)合性；和并行數(shù)據(jù) 系列:二級緩 只有一 11、CacheCacheParametersvs.Miss/Hit緩存大小、塊大小、結(jié)合性、替代政策、插入/Cache好的，太大緩存不利影響和延遲缺失，更小更快=>越大越慢，時(shí)間可以降工作集:在一個(gè)時(shí)間間隔整個(gè)數(shù)據(jù)集執(zhí)行應(yīng)用程序的Block塊大小是與一個(gè)地址相關(guān)聯(lián)的數(shù)據(jù)，不一定是單位層次結(jié)構(gòu)之間的轉(zhuǎn)移過小塊：利用空間位置不好，有更大的開有多少塊可以映射到相同的索引(或一組較小的結(jié)合性：更低的成本，降低了延遲，L1緩存尤其重要。