CMOSCMOS第六 熱氧 第六 熱氧 1CMOSCMOS集成電路具有功耗低、速度快、

NMOS V=V P、NMOS

ModernCMOS2CMOSwithTwoLevel

16次光刻，100個(gè)工藝步 需要一種能夠在同一 上集成NMOS和PMOS這兩種不同類型器件的工藝技術(shù)，并可進(jìn)一步擴(kuò)展，同不同器件。

in

P+N P+

技術(shù)可分為：P阱、N阱、雙阱及

NWell-PMOS

PWell-NMOSSOI-CMOS和

TwinwellP3

單項(xiàng)工藝單項(xiàng)工藝2 單項(xiàng)工藝 …… 晶向和摻雜類型：（100），N/P型 電阻率：25~50cm，對(duì)應(yīng)的摻雜濃度約 LocalOxidationof晶 ：RCA、物 熱氧化：干氧（≈40 2

工藝選擇一：LOCOS

氮化硅淀積：LPCVD（80

8040

光刻膠（PR）：勻膠、烘（≈0.5~1.0

4用#1掩膜板進(jìn) ，顯影，將圖形轉(zhuǎn)移到PR上在PR掩蔽下，采用F等離子體干法刻蝕去除PR：O2等離子體或化學(xué)剝離（去膜劑）

PP5

寄生4qNaf 1000C,90min濕氧氧化，dox=0.5

LOCOS工藝

LOCOS：LOCOS：由于存在窄溝效應(yīng)，無(wú)論鳥LW合器件密度超過(guò)107cm2P6工藝選擇二：淺 （STI，shallowtrench 完成后平坦化－回刻或完成后平坦化－回刻或CMP（ChemicalMechanicalPolishing），

1Dryetch（溴基等離子體7熱生長(zhǎng)SiO2內(nèi)襯：獲得較好界面特性（減少刻蝕損傷），圓滑內(nèi)10~20nm8氧化物填充溝槽：高密度等離子體（HDP，HighDensitySi(OC2H5)4O2SiO2副產(chǎn)

(HDP)CVD9STIHigh-ph Flat回刻或CMP（ChemicalMechanicalPolishing）,Si3N4作為拋光停止層，后用H3PO4去除。(facingWaferPolishingPolishing(semirigid)Close-upofwafer/pad ntationEnergy,Doseadjusteddepth(junction)andPSi3N4、SiO2#2BP肼（NMOS）BB nt~150keV,1013cm-PRPRP 51016~51017cm-PPNP肼PRPR并使用#3PN肼（PMOS）注入P離子 P、B原子量比N

P PPNP肼擴(kuò)散推進(jìn)（drive-in使摻雜雜質(zhì)推進(jìn)，形成“最終”肼深；4~6hrs，1000C~Si-SiSi-Si鍵結(jié)合能12

Fick濃度，個(gè)JDC(x,濃度，個(gè)00流密度，個(gè)流密度，個(gè)DDe(Ea/kTPP2-3μm為何選擇PNLOCOS#1B離子注入-50keV& 增大氧化層下溝道的摻雜濃度，

PImB nt~150keV,1013cm-PSiLOCOS

Si3N4、SiO2#2、3 使用#3閂鎖效應(yīng)（Latch1閂鎖效應(yīng)（Latch11019cm-阱高劑量As50keV1015cm-&寄生晶體管在VDD和GND（VSS）去除 （水蒸汽）熱處理：N埋層推進(jìn)，埋層上0.41-2μm ?去除SiN ?P+、N+埋層推進(jìn) P+（B離子）自對(duì)準(zhǔn)注 或Ar氣氛去除SiO2 ）

D比As大，防止后

Nooxideneeded雜質(zhì)補(bǔ)償：11019cm-3 cm-3=11016cm-3，摻雜控制精度不外延：生長(zhǎng)輕摻雜單晶硅層（2~4SiH、SiHCl

SiO2表 B2H6、AsH3

1014~1020cm-3摻雜

dSi0.44d2

光刻 ，N+、P+注入,推進(jìn)：1000~1100C（惰性氣氛NMOS#4NMOSBNMOSQI≈1~51012cm-2,E≈50~75keV

外加?xùn)?費(fèi)米能級(jí)位

考慮離子注入（非均勻摻雜

阱區(qū) 需要離雜濃 注入劑PMOS#5PMOSAsPMOS As

QI≈1~51012cm-E≈75~100

N PPP生長(zhǎng)新的柵氧化層：1~3nm，800C0.5~1hrs（Tt） N PPP和BiCMOSLPCVD，600C，0.3~0.5μm：SiH4Si原位摻雜，或無(wú)掩蔽P或As注入：（51015cm2），

最低NNP將多晶硅作為柵電極是MOS將多晶硅作為柵電極是MOSP使用#6各向異性&刻蝕選擇比。 N PP 90nmtechnologyP會(huì)大幅降低晶體管性能（驅(qū)動(dòng)電流變小）－LDD提供輕摻雜漏（LDD，LightlyDopedDrain）結(jié)構(gòu)，P或AsP或AsNMOSLDDCMOS51013cm-2，50

N-Im NNPP使用#8NMOS低能、低劑量B離子注入，形成PMOS器件的LDD N P-

N- N PPP保形介質(zhì)層（SiO2或Si3N4）PECVDLPCVDSiO2（0.5μm）：SiH4+O2SiO2+2H2，400CSiH2Cl2+N2OSiO2+2N2 P-Im N-Im N P

PP非保形臺(tái)階覆蓋NP-NP-ImPN-ImNNPPPFSiO2定了LDDs其寬度取決于淀積定了LDDs P-Im

N- NNPPP熱生長(zhǎng)SiO2層使用#9PMOSAsNMOS ?大劑量注入確保低寄生電阻2~41015cm-2，75

向PN+N+ NPPP單一摻雜多晶硅柵：NMOS和PMOS閥值電壓、溝道長(zhǎng)度、溝道摻雜等多方面不對(duì)稱雙摻雜多晶硅柵：NMOSn＋，PMOS使用#10NMOSBPMOS大劑量注入確保低寄生電阻，但須低于多晶硅N+注入劑量1~31015cm-2，50NPP+NPP+ N+ NPN+N+、P兩次N+PP

B BB退火（900C，30minRTA1000C，1minPNPNNPPPPPPPNPN去除無(wú)掩蔽HFPNPP

N PP鈦（Ti）接觸層淀積 濺射（PVD50~100nm，濺射（sputteringMetalMetalPPPP+NNP

PP N NPPNPNPN2氣氛熱處理，自對(duì)準(zhǔn)P600~700C，1minTiSi2（Si）和TiSi2（低阻歐姆接觸 N PP 130and65nm使用#11刻蝕TiNNH4OH:H2O2:H2O；去800C熱處理：Rs=10?/sq(TiN)1?/sqTiSi2) P+ P+ N PP

12010wt%

CVD或LPCVD淀積PSG或 O2、N2800~900CP+P+PNNPnotnotadequateinsmallPBPSG高溫回 旋涂PR，無(wú)掩蔽等離子體回刻（對(duì)PR和刻蝕速率相同深亞微米器件：CMPP+P+PNNPPP使用#12PNPP鎢（W）接觸插塞淀積TiN或Ti/TiN附著／阻擋層（幾十納米，CVD或?yàn)R射）；CVD鎢，WF6+3H2W6HFW

側(cè)釘 插W N P+ N PPWNPWNPPPNDamascene工藝 NPNPPSputteringof andAl或電鍍使用#13Damascene工藝形成Au

N P+ N PPThiscompletestheCMOSProtectiveProtectiveSiO2orNPNP使用#14（via），使用#15PECVD淀積Si3N4鈍化層，并使用#16掩膜板光刻；淀積ILDP400~450C，N2+10%H230min退火，形成良好歐姆隨著器件特征尺寸不斷縮小、電路性能不斷完善、集成度不斷提高，互連線所占面積已成為決定面積的主要因素，互連線導(dǎo)致的延遲已可與器件門延遲相比單層金屬互連逐漸ModernICwithaFiveLevelMetallization0.13uCuCVDSINcurrentlyCVDSINcurrentlyrunning1P6M,1P8MFSGFSGSIONSIONVIAVIAVIAVIADRYVIAVIABARCBARCPLUGPLUGETCHMTOXMTOXMTMTDRYMTMTSTOPSTOPPOST-POST-SLRTaN/TaTaN/Ta&CuMM2CUILD0DEP&CTCTCTAEITopAEI:BottomAEI:ILDILD4300APostPESIN:N-CTW&Via0N-AEI:80nminminorTEOSOxideLoss:SiN:500A,400oCSiN:300A,400oCM1M1M1ILD2000ApostN-M1W&Via-1/M265nmSiN65nm

65nmN- P-VADI:VADI:SiN

SION:SiN:500ASiN:500A

65nm N-N-M3Cu&TV,TMTMTMSION:TM:Ta,Al(0.5%Cu),M3SiN:

N- P- M3Cu&TV,TMTMSION:TM:Ta,Al(0.5%Cu),SiN: N- P-PADAlAlMetal;I-CuCuMetal;WWMetal;Via-N-ComputerSimulationToolsTCAD（TechnologyComputerAidedDesign探索工藝和器件的物解決工藝技術(shù)問(wèn)題（what-if），減少Simulationofanadvancedlocaloxidationprocess

Simulationofphotoresist考慮Si-SiO2初始階段干氧氧化、N2考慮Si-SiO2初始階段干氧氧化、N2O和N3Si4氧化也給出了初步的模型，在設(shè)定的工藝條件（如時(shí)間、溫度、氧化劑分壓、襯底晶向等）擬擬一維氧化模型：dx

Cex/

（D-G模型的修正

2x由穩(wěn)態(tài)通用擴(kuò)散方程描述氧化劑擴(kuò)散：D2C 0Navier-Stokes2 二氧化硅的生長(zhǎng)速率 3 Nl TOP1

TOP2

初始階段氧化速率常數(shù)：

TOP3 TOP1~3為初始階段氧化參數(shù)，與氧化劑種類、襯底種類晶5

D

2C y2 ??

x

B

n(x,y) exp

P)22R 2Y

合MonteCarlo模型?？捎?jì)算雜質(zhì)注入在非晶/晶體靶及其它材料中的分布，還可

輸