片上多核處理器架構(gòu)第1頁/共24頁2發(fā)展趨勢提高處理器性能提高主頻更多核心主頻的提高帶來功耗的提高，傳統(tǒng)的體系結(jié)構(gòu)技術已面臨瓶頸，紛紛轉(zhuǎn)向多線程和多內(nèi)核。第2頁/共24頁3片上多核處理器體系結(jié)構(gòu)CMP(ChipMulti-Processor)將多個計算內(nèi)核集成在一個處理器芯片中，從而提高計算能力同構(gòu)多核Intel，AMD異構(gòu)多核Cell(主處理核+協(xié)處理核)第3頁/共24頁4核間通信硬件結(jié)構(gòu)必須支持核間通信CMP處理器各核心執(zhí)行的程序之間需要進行數(shù)據(jù)共享和同步高效的通信機制是CMP處理器高性能的重要保障主流片上高效通信機制基于總線共享的cache結(jié)構(gòu)基于片上的互連結(jié)構(gòu)第4頁/共24頁5總線共享cache結(jié)構(gòu)每個CPU內(nèi)核擁有共享的二級或三級cache(lastlevelcache)，用于保存比較常用的數(shù)據(jù)，并通過連接核心的總線進行通信。優(yōu)點結(jié)構(gòu)簡單通信速度高缺點基于總線的結(jié)構(gòu)可擴展性較差第5頁/共24頁6基于片上互連的結(jié)構(gòu)每個CPU核心具有獨立的處理單元和cache，各個核心通過交叉開關或片上網(wǎng)絡等方式連接在一起，各個核心間通過消息通信。優(yōu)點可擴展性好數(shù)據(jù)帶寬有保證缺點硬件結(jié)構(gòu)復雜軟件改動較大第6頁/共24頁7如何有效地利用多核技術？現(xiàn)狀客戶端應用程序開發(fā)者多年來一直停留在單線程世界，生產(chǎn)“順序軟件”。多核時代到來后軟件開發(fā)者必須找出新的開發(fā)軟件的方法，選擇程序執(zhí)行模型。第7頁/共24頁8程序執(zhí)行模型編譯器設計人員與系統(tǒng)實現(xiàn)人員之間的接口編譯器設計人員將一種高級語言程序按一種程序執(zhí)行模型轉(zhuǎn)換成一種目標機器語言程序系統(tǒng)實現(xiàn)人員該程序執(zhí)行模型在具體目標機器上的有效實現(xiàn)程序執(zhí)行模型的適用性決定多核處理器能否以最低的代價提供最高的性能第8頁/共24頁9IntelCore微架構(gòu)第9頁/共24頁10Intel雙核第10頁/共24頁11IntelConroe第11頁/共24頁12IntelCore微架構(gòu)第12頁/共24頁13Intel四核第13頁/共24頁14Intel四核第14頁/共24頁15AMD雙核第15頁/共24頁16AMD四核酷龍LargesharedL3cachesharesdatabetweencoresefficientlywhilehelpingreducelatencytomainmemoryDedicatedL1andL2cachepercorehelpsperformanceofvirtualizedenvironmentsandlargedatabasesbyreducingcachepollutionassociatedwithasharedL2cacheTheL1cacheofAMDOpteronprocessorscanhandledoublethenumberofloadspercycleasSecond-GenerationAMDOpteronprocessorstohelpkeepCPUcoresbusy第16頁/共24頁17Cell處理器架構(gòu)第17頁/共24頁18Tile64第18頁/共24頁19TILE64?ProcessorBlockDiagram第19頁/共24頁20Tile64?ProcessorFamilyTheTILE64?familyofmulticoreprocessorsdeliversimmensecomputeperformancetodrivethelatestgenerationofembeddedapplications.Thisrevolutionaryprocessorfeatures64identicalprocessorcores(tiles)interconnectedwithTilera’siMesh?on-chipnetwork.Eachtileisacompletefull-featuredprocessor,includingintegratedL1&L2cacheandanon-blockingswitchthatconnectsthetileintothemesh.Thismeansthateachtilecanindependentlyrunafulloperatingsystem,ormultipletilestakentogethercanrunamulti-processingoperatingsystemlikeSMPLinux.TheTILE64?processorfamilyslashesboardrealestateandsystemcostbyintegratingacompletesetofmemoryandI/Ocontrollers,thuseliminatingtheneedforanexternalNorthBridgeorSouthBridge.Itdeliversscalableperformance,powerefficiencyandlowprocessinglatencyinanextremelycompactfootprint.WithastandardANSICprogrammingenvironment,developerscanleveragetheirexistingsoftwareinvestmentaswellasutilizethevastbodyofOpenSourcecodeavailable.Tilescanbegroupedintoclusterstoapplytheappropriateamountofhorsepowertoeachapplication.SincemultipleoperatingsysteminstancescanberunontheTILE64?simultaneously,itcanreplacemultipleCPUsubsystemsforboththedataplaneandcontrolplane.第20頁/共24頁21FeaturesofTile64?8X8gridofidentical,generalpurposeprocessorcores(tiles)

?3-wayVLIWpipelineforinstructionlevelparallelism

?5Mbytesofon-chipCache

?192billionoperationspersecond(32-bit)

?2