教學(xué)內(nèi)容§11.1概述§11.2

D/A轉(zhuǎn)換器§11.3

A/D轉(zhuǎn)換器現(xiàn)在是1頁\一共有63頁\編輯于星期六

教學(xué)要求1、掌握DAC和ADC的定義及應(yīng)用；2、了解DAC的組成、倒T型電阻網(wǎng)絡(luò)、集成D/A轉(zhuǎn)換器、轉(zhuǎn)換精度及轉(zhuǎn)換速度；3、了解ADC組成、逐次逼近型A/D轉(zhuǎn)換器、積分型A/D轉(zhuǎn)換器、轉(zhuǎn)換精度及轉(zhuǎn)換速度?，F(xiàn)在是2頁\一共有63頁\編輯于星期六11.1概述模－數(shù)轉(zhuǎn)換（A/D轉(zhuǎn)換）：將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。實(shí)現(xiàn)A/D轉(zhuǎn)換的電路稱為A/D轉(zhuǎn)換器，簡寫為ADC(Analog-DigitalConverter)數(shù)－模轉(zhuǎn)換（D/A轉(zhuǎn)換）：將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。實(shí)現(xiàn)D/A轉(zhuǎn)換的電路稱為D/A轉(zhuǎn)換器，簡寫為DAC(Digital-AnalogConverter)現(xiàn)在是3頁\一共有63頁\編輯于星期六模擬信號(hào)例如：電壓、電流、溫度、聲音等。真實(shí)的世界是模擬的。數(shù)字信號(hào)計(jì)算機(jī)控制，自動(dòng)控制，數(shù)字系統(tǒng)00000000~11111111現(xiàn)在是4頁\一共有63頁\編輯于星期六概述圖為一個(gè)溫度控制系統(tǒng)：傳感器放大器A/D轉(zhuǎn)換微型計(jì)算機(jī)控制對(duì)象D/A轉(zhuǎn)換電加熱爐熱電偶執(zhí)行機(jī)構(gòu)溫度時(shí)間現(xiàn)在是5頁\一共有63頁\編輯于星期六例如：對(duì)于0~5V的直流電壓，計(jì)算機(jī)用8位數(shù)字量來描述時(shí)：最小值（00000000）B=0對(duì)應(yīng)0V，最大值（11111111）B=255對(duì)應(yīng)5V，中間值（01111111）B=127對(duì)應(yīng)2.5V等D/A的任務(wù)是接收到一個(gè)數(shù)字量后，給出一個(gè)相應(yīng)的電壓。比如收到（00111111）B，應(yīng)給出幅度為1.25V的電壓。11.2D/A轉(zhuǎn)換器將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的電路。000000000V000000011/255×5V=0.02V000000102/255×5V=0.04V000000113/255×5V=0.06V000001004/255×5V=0.08V……000010008/255×5V=0.16V……01111111127/255×5V=2.54V10000000128/255×5V=2.56V……111111115V現(xiàn)在是6頁\一共有63頁\編輯于星期六輸出電壓或電流K為比例系數(shù)現(xiàn)在是7頁\一共有63頁\編輯于星期六現(xiàn)在是8頁\一共有63頁\編輯于星期六電阻網(wǎng)絡(luò)模擬電子開關(guān)求和放大器參考電壓11.2.1、權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器現(xiàn)在是9頁\一共有63頁\編輯于星期六集成運(yùn)放閉環(huán)應(yīng)用：通過RF接入負(fù)反饋，有虛短，V-≈V+=0

求和放大器集成運(yùn)放開環(huán)應(yīng)用：

比較器現(xiàn)在是10頁\一共有63頁\編輯于星期六取RF=R/2現(xiàn)在是11頁\一共有63頁\編輯于星期六n位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)反饋電阻取為R/2時(shí)，輸出電壓的計(jì)算公式：輸出電壓的變化范圍:優(yōu)點(diǎn)：結(jié)構(gòu)簡單，所用的電阻元件數(shù)很少。缺點(diǎn)：各電阻的阻值相差較大，不能保證有很高的精度?，F(xiàn)在是12頁\一共有63頁\編輯于星期六11.2.2、倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電阻網(wǎng)絡(luò)求和放大器模擬電子開關(guān)現(xiàn)在是13頁\一共有63頁\編輯于星期六由于V-≈V+=0,所以開關(guān)S合到哪一邊，都相當(dāng)于接到了“地”電位，流過每條電路的電流始終不變。可等效為現(xiàn)在是14頁\一共有63頁\編輯于星期六=（d3·23+d2·22

+d1·21

+d0·20）24VREFR取RF=R現(xiàn)在是15頁\一共有63頁\編輯于星期六n位輸入的倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)反饋電阻取為R時(shí)，輸出電壓的計(jì)算公式：優(yōu)點(diǎn)：（1）只有R和2R兩種阻值的電阻，可達(dá)到較高的精度；（2）各支路電流恒定不變，在開關(guān)狀態(tài)變化時(shí)，不需電流建立時(shí)間，所以電路轉(zhuǎn)換速度高，使用廣泛?，F(xiàn)在是16頁\一共有63頁\編輯于星期六11.2.3、權(quán)電流型D/A轉(zhuǎn)換器恒流源現(xiàn)在是17頁\一共有63頁\編輯于星期六恒流源模型：只要電路工作時(shí)保證VB和VEE穩(wěn)定不變，則三極管的集電極電流即可保持恒定，不受開關(guān)內(nèi)阻的影響。現(xiàn)在是18頁\一共有63頁\編輯于星期六現(xiàn)在是19頁\一共有63頁\編輯于星期六為減少電阻阻值的種類，在實(shí)用的權(quán)電流型D/A轉(zhuǎn)換器中，經(jīng)常利用倒T形電阻網(wǎng)絡(luò)的分流作用產(chǎn)生一組所需的恒流源。按比例加大發(fā)射結(jié)的面積現(xiàn)在是20頁\一共有63頁\編輯于星期六DAC0808電路結(jié)構(gòu)框圖現(xiàn)在是21頁\一共有63頁\編輯于星期六已知VREF=10V現(xiàn)在是22頁\一共有63頁\編輯于星期六芯片應(yīng)用：倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器CB752010位數(shù)字輸入，模擬開關(guān)采用CMOS電路構(gòu)成需外接運(yùn)放、參考電壓；反饋電阻可用內(nèi)部電阻也可外接現(xiàn)在是23頁\一共有63頁\編輯于星期六Vdd14Iout11MSB-14BIT-25Iout22BIT-36BIT-47BIT-58Rfb16BIT-69BIT-710BIT-811VrefIN15BIT-912LSB-1013

AD7520

VREFVoGND3

A典型接法1反饋電阻使用內(nèi)部電阻現(xiàn)在是24頁\一共有63頁\編輯于星期六其中反相輸入的電壓輸出為同相輸入的電壓輸出為：典型接法2反饋電阻使用外部電阻現(xiàn)在是25頁\一共有63頁\編輯于星期六對(duì)應(yīng)的輸出輸入的關(guān)系如表11-1所示（反相）現(xiàn)在是26頁\一共有63頁\編輯于星期六三個(gè)電位器的作用:RW2起到減小滿量程的目的，因?yàn)樗呛蛢?nèi)部電阻網(wǎng)絡(luò)的等效電阻串聯(lián)，從而改變電流I；RW3是運(yùn)算放大器的調(diào)零電阻。RW1可調(diào)節(jié)反饋電阻的阻值，使得運(yùn)算放大器的放大比例系數(shù)增加，從而達(dá)到提高滿量程輸出電壓的目的；現(xiàn)在是27頁\一共有63頁\編輯于星期六二進(jìn)制算術(shù)運(yùn)算中，正負(fù)數(shù)采用補(bǔ)碼表示。補(bǔ)碼的定義：①符號(hào)位：正數(shù)為0，負(fù)數(shù)為1②數(shù)值位：正數(shù)的數(shù)值位與原碼相同；負(fù)數(shù)的數(shù)值位為反碼加1以三位二進(jìn)制補(bǔ)碼為例討論11.2.6具有雙極性輸出的D/A轉(zhuǎn)換器例： ＋3 符號(hào)位0，數(shù)值位11，補(bǔ)碼011－3 符號(hào)位1，數(shù)值位01，補(bǔ)碼101若在DAC輸入端輸入補(bǔ)碼，則輸出模擬電壓應(yīng)有正負(fù)兩種極性。故稱雙極性輸出。現(xiàn)在是28頁\一共有63頁\編輯于星期六補(bǔ)碼d2d1d0對(duì)應(yīng)十進(jìn)制數(shù)要求輸出電壓011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V將符號(hào)位反相單極性輸出偏移-4V111+7V+3V110+6V+2V101+5V+1V100+4V0V011+3V-1V010+2-2V001+1-3V0000-4V使補(bǔ)碼輸入d2d1d0=000時(shí)，輸出vO=0即可。VB、RB的取值：思路：①符號(hào)位反相。②加偏移電壓。實(shí)現(xiàn)：①符號(hào)位經(jīng)非門反相后再輸入。②在反相端加偏移電壓VB

VREF(-8V)d0d1d2LSBMSBS2S1S02R2R2R2RRRvORA-+1iBRBVB(+)可確定VB、RB取值現(xiàn)在是29頁\一共有63頁\編輯于星期六11.2.7D/A轉(zhuǎn)換的轉(zhuǎn)換精度與轉(zhuǎn)換速度一、轉(zhuǎn)換精度以四位DAC為例畫出轉(zhuǎn)換特性曲線級(jí)差越小，轉(zhuǎn)換精度越高，輸出越接近于模擬（幅值上連續(xù)）信號(hào)；轉(zhuǎn)換精度的概念：可以看出輸出電壓在幅值上是不連續(xù)的，一個(gè)級(jí)差為0000001101101001110011111/163/165/167/169/1611/1613/1615/16現(xiàn)在是30頁\一共有63頁\編輯于星期六最低位為1，其它位均為0時(shí)對(duì)應(yīng)的輸出電壓稱為1LSB，即輸入全為1時(shí)對(duì)應(yīng)的輸出電壓稱為滿刻度輸出，用FSR表示，即現(xiàn)在是31頁\一共有63頁\編輯于星期六在D/A轉(zhuǎn)換器中，通常用分辨率和轉(zhuǎn)換誤差來描述轉(zhuǎn)換精度。分辨率用于表示D/A轉(zhuǎn)換器對(duì)輸入微小量變化敏感程度的，定義為D/A轉(zhuǎn)換器模擬輸出電壓可能分成的等級(jí)數(shù)，從00…00到11…11全部2n個(gè)不同的狀態(tài)，給出2n個(gè)不同的輸出電壓，位數(shù)越多，等級(jí)越多，意味著分辨率越高。所以在實(shí)際應(yīng)用中，往往用輸入數(shù)字量的位數(shù)表示D/A轉(zhuǎn)換器的分辨率。1.分辨率：（理論精度）另外也用D/A轉(zhuǎn)換器能夠分辨出的最小電壓與最大電壓之比表示分辨率，即如10位D/A轉(zhuǎn)換器的分辨率為現(xiàn)在是32頁\一共有63頁\編輯于星期六2.轉(zhuǎn)換誤差（實(shí)際精度）由于D/A轉(zhuǎn)換器的各個(gè)環(huán)節(jié)在參數(shù)及性能上和理論值存在著差異，如基準(zhǔn)電壓不夠穩(wěn)定、運(yùn)算放大器的零點(diǎn)漂移、模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降、電阻網(wǎng)絡(luò)中電阻阻值的偏差以及三極管特性不一致等等因素，都會(huì)使得實(shí)際精度與轉(zhuǎn)換誤差有關(guān)系。轉(zhuǎn)換誤差是表示由各種因素引起誤差的一個(gè)綜合性的指標(biāo)，它表示實(shí)際的D/A轉(zhuǎn)換器特性和理論轉(zhuǎn)換特性之間的最大偏差，如圖所示圖11.2.16現(xiàn)在是33頁\一共有63頁\編輯于星期六分辨率只反映了理論精度，實(shí)際精度與誤差有關(guān)（例正向偏差使級(jí)差加大，精度減小）。定義1：

定義2：誤差的來源VREF的波動(dòng)；A的零漂，S的導(dǎo)通電阻與壓降；R的阻值偏差所謂誤差即指輸出電壓的實(shí)際值與理論值的偏差。單位：LSB用最低有效位的倍數(shù)表示，如1LSB，即為輸出的模擬電壓和理論值之間的絕對(duì)誤差小于等于輸入為00…01時(shí)的輸出電壓。也用絕對(duì)誤差與輸出電壓滿刻度的百分?jǐn)?shù)來表示現(xiàn)在是34頁\一共有63頁\編輯于星期六[例9.2.1]在圖9.2.5的倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，外接參考電壓VREF=-10V，為保證VREF偏離標(biāo)準(zhǔn)值所引起的誤差小于1/2LSB，試計(jì)算VREF的相對(duì)穩(wěn)定度是多少？解：根據(jù)要求即允許參考電壓的變化量為5mV現(xiàn)在是35頁\一共有63頁\編輯于星期六二、D/A轉(zhuǎn)換器的轉(zhuǎn)換速度指標(biāo)：建立時(shí)間tset定義：從輸入的數(shù)字量發(fā)生突變開始，直到輸出電壓進(jìn)入與穩(wěn)態(tài)值相差±1/2LSB范圍內(nèi)的時(shí)間稱為建立時(shí)間。不包含運(yùn)放的DAC中，tset可達(dá)0.1us包含運(yùn)放的DAC中，tset可達(dá)1.5us當(dāng)需外加運(yùn)放構(gòu)成DAC時(shí)，應(yīng)采用轉(zhuǎn)換速率快的運(yùn)放。轉(zhuǎn)換速率SR：指輸入數(shù)字量各位由全0變?yōu)槿?或由全1變?yōu)槿?時(shí)，輸出電壓的變化率。穩(wěn)態(tài)值tsettvO0現(xiàn)在是36頁\一共有63頁\編輯于星期六11.3A／D轉(zhuǎn)換器UI輸入模擬電壓D7~D0輸出數(shù)字量0~5V00000000~11111111現(xiàn)在是37頁\一共有63頁\編輯于星期六一、A/D轉(zhuǎn)換的基本原理現(xiàn)在是38頁\一共有63頁\編輯于星期六取樣－保持取樣是對(duì)模擬信號(hào)進(jìn)行周期性地抽取樣值的過程，就是把隨時(shí)間連續(xù)變化的信號(hào)轉(zhuǎn)換成在時(shí)間上斷續(xù)、在幅度上等于取樣時(shí)間內(nèi)模擬信號(hào)大小的一串脈沖。取樣定理：fs≥2fi(max)輸入模擬信號(hào)的最高頻率分量的頻率取樣頻率現(xiàn)在是39頁\一共有63頁\編輯于星期六量化－編碼

將取樣－保持電路的輸出電壓，按某種近似方式歸化到與之相應(yīng)的離散電平上，這一轉(zhuǎn)化過程稱為數(shù)值量化，簡稱量化。把幅值連續(xù)變化的電壓轉(zhuǎn)化為所規(guī)定的單位量化電壓的整數(shù)倍量化后的數(shù)值最后還須通過編碼過程用一個(gè)代碼表示出來，這一過程稱為編碼。將取樣電壓表示為一個(gè)最小單位的整數(shù)倍，所取的最小數(shù)量單位稱為量化單位，用

表示?，F(xiàn)在是40頁\一共有63頁\編輯于星期六最大量化誤差為△，即1／8V最大量化誤差為1/2△，即1／15V取取只舍不入法0到0.7V模擬電壓轉(zhuǎn)化為三位二進(jìn)制數(shù)碼的量化過程四舍五入法現(xiàn)在是41頁\一共有63頁\編輯于星期六對(duì)雙極性模擬電壓的量化和編碼二進(jìn)制補(bǔ)碼的形式編碼現(xiàn)在是42頁\一共有63頁\編輯于星期六11.3.3并聯(lián)比較型A/D轉(zhuǎn)換器思路：用比較器實(shí)現(xiàn)量化，編碼器實(shí)現(xiàn)數(shù)字量輸出?，F(xiàn)在是43頁\一共有63頁\編輯于星期六-+-+-+-+-+-+-+1D>C11D>C11D>C11D>C11D>C11D>C11D>C1≥1≥1≥1≥1≥11≥11FF1FF2FF3FF4FF5FF6FF7C1C7C6C5C4C3C2RRRRRRRR/2電壓比較器寄存器代碼轉(zhuǎn)換器CPvIVREFd2(MSB)(22)d1(21)d0(LSB)(20)現(xiàn)在是44頁\一共有63頁\編輯于星期六電壓比較器：電壓比較器由電阻分壓器和七個(gè)比較器構(gòu)成。在電阻分壓器中，量化電平依據(jù)有舍有入法進(jìn)行劃分，電阻鏈把參考電壓UR分壓，得到從1/16UR到13/16UR之間七個(gè)量化電平，量化單位為Δ=(2/16)UR=(1/8)UR。然后，把這七個(gè)量化電平分別接到七個(gè)電壓比較器C6~C0的負(fù)輸入端，作為比較基準(zhǔn)。同時(shí)，將模擬輸入U(xiǎn)IN接到七個(gè)電壓比較器的正輸入端，與這七個(gè)量化電平進(jìn)行比較。若UIN大于比較器的參考電平，則比較器的輸出Ci=1，否則Ci=0。電壓比較器輸出現(xiàn)在是45頁\一共有63頁\編輯于星期六輸入模擬電壓vI寄存器狀態(tài)（代碼轉(zhuǎn)換器輸入）C7C6C5C4C3C2C1Q7Q6Q5Q4Q3Q2Q1數(shù)字量輸出（代碼轉(zhuǎn)換器輸出）d2d1d0(0~1/15)VREF0000000000(1/15~3/15)VREF0000001001(3/15~5/15)VREF0000011010(5/15~7/15)VREF0000111011(7/15~9/15)VREF0001111100(9/15~11/15)VREF0011111101(11/15~13/15)VREF0111111110(13/15~1)VREF1111111111現(xiàn)在是46頁\一共有63頁\編輯于星期六

編碼器：由六個(gè)與非門構(gòu)成。將比較器送來的七位二進(jìn)制碼轉(zhuǎn)換成三位二進(jìn)制代碼D2、D1、D0。編碼網(wǎng)絡(luò)的邏輯關(guān)系為

現(xiàn)在是47頁\一共有63頁\編輯于星期六寄存器：由七個(gè)D觸發(fā)器構(gòu)成。在時(shí)鐘脈沖CP的作用下，將比較結(jié)果暫時(shí)寄存，以供編碼用?，F(xiàn)在是48頁\一共有63頁\編輯于星期六特點(diǎn)：速度快不用附加采樣保持電路所用器件多，n位A/D轉(zhuǎn)換需2n-1個(gè)比較器和觸發(fā)器例如，假設(shè)模擬輸入U(xiǎn)IN=3.8V，UR=8V。當(dāng)模擬輸入U(xiǎn)IN=3.8V加到各級(jí)比較器時(shí)，由于

因此，比較器的輸出C6~C0為0001111。在時(shí)鐘脈沖作用下，比較器的輸出存入寄存器，經(jīng)編碼網(wǎng)絡(luò)輸出A/D轉(zhuǎn)換結(jié)果：D2D1D0=100。這也就是并聯(lián)比較型A/D轉(zhuǎn)換器的工作過程。

現(xiàn)在是49頁\一共有63頁\編輯于星期六由上述分析可知，并聯(lián)比較型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度很快，其轉(zhuǎn)換速度實(shí)際上取決于器件的速度和時(shí)鐘脈沖的寬度。但電路復(fù)雜，對(duì)于一個(gè)n位二進(jìn)制輸出的并聯(lián)比較型A/D轉(zhuǎn)換器，需２n-1個(gè)電壓比較器和2n-1個(gè)觸發(fā)器，編碼電路也隨n的增大變得相當(dāng)復(fù)雜。其轉(zhuǎn)換精度將受分壓網(wǎng)絡(luò)和電壓比較器靈敏度的限制。因此，這種轉(zhuǎn)換器適用于高速，精度較低的場合。

現(xiàn)在是50頁\一共有63頁\編輯于星期六二、反饋比較型ADC基本思路：取一個(gè)數(shù)字量加到D/A轉(zhuǎn)換器上，于是得到一個(gè)對(duì)應(yīng)的輸出模擬電壓。將這個(gè)模擬電壓和輸入的模擬信號(hào)電壓相比較，如果兩者不相等，則調(diào)整所取得的數(shù)字量，直到兩個(gè)模擬電壓相等為止，最后所取得的數(shù)字量就是所求的轉(zhuǎn)換結(jié)果。1.計(jì)數(shù)型ADC方框圖DAC計(jì)數(shù)器輸出寄存器脈沖源C-+vBvI模擬輸入并行數(shù)字輸出MSBLSBLSBMSBvOCP&vLG控制轉(zhuǎn)換信號(hào)計(jì)數(shù)器對(duì)脈沖源計(jì)數(shù)，其輸出為數(shù)字量，該數(shù)字量送入DAC，轉(zhuǎn)換為模擬信號(hào)vO，與vI比較，若vO<vI，則計(jì)數(shù)器繼續(xù)計(jì)數(shù)，vO增加，直至vO=vI，計(jì)數(shù)停止，此時(shí)的計(jì)數(shù)值就是A/D轉(zhuǎn)換結(jié)果?；驹恚含F(xiàn)在是51頁\一共有63頁\編輯于星期六工作過程：轉(zhuǎn)換前，vL=0，門G被封鎖，計(jì)數(shù)器不工作，輸出為0，vO<vI，vB=1。轉(zhuǎn)換開始，vL=1，門G打開，計(jì)數(shù)器計(jì)數(shù)，計(jì)數(shù)值增加，vO增加。當(dāng)vO≥vI時(shí)，vB=0，門G被封鎖，計(jì)數(shù)器停止計(jì)數(shù)，這時(shí)計(jì)數(shù)器中所存數(shù)字就是所求的輸出數(shù)字信號(hào)。由于在轉(zhuǎn)換過程中，計(jì)數(shù)器輸出在不停地變化，所以不能將計(jì)數(shù)器的輸出直接作為輸出信號(hào)，為此，在輸出端設(shè)置了輸出寄存器，在每次轉(zhuǎn)換完成后，用轉(zhuǎn)換信號(hào)的下降沿將計(jì)數(shù)器的輸出置入輸出寄存器中，而以寄存器的狀態(tài)作為最終的輸出信號(hào)。特點(diǎn)：電路簡單，所用器件不多；轉(zhuǎn)換速度慢，n位ADC最長的轉(zhuǎn)換時(shí)間為(2n-1)TC轉(zhuǎn)換TCDAC計(jì)數(shù)器輸出寄存器脈沖源C-+vBvI模擬輸入并行數(shù)字輸出MSBLSBLSBMSBvOCP&vLG控制轉(zhuǎn)換信號(hào)現(xiàn)在是52頁\一共有63頁\編輯于星期六2.逐次漸近型ADC原理：逐次漸近就如稱重物，如13g的重物，有砝碼8g、4g、2g、1g。比較過程如表11.3.1所示為了提高轉(zhuǎn)換速度，在計(jì)數(shù)型A/D轉(zhuǎn)換器的基礎(chǔ)上，產(chǎn)生逐次漸近型A/D轉(zhuǎn)換器。雖然也是反饋比較型A/D轉(zhuǎn)換器，但D/A轉(zhuǎn)換器的數(shù)字量的給出方式不同?，F(xiàn)在是53頁\一共有63頁\編輯于星期六方框圖：基本原理：逐次漸近寄存器在vL、CP的控制下先輸出1000（以四位為例），經(jīng)D/A轉(zhuǎn)換后輸出vO，若vO>vI，則C輸出控制信號(hào)使寄存器輸出0100；若vO<vI，則C輸出控制信號(hào)使寄存器輸出1100；再經(jīng)D/A轉(zhuǎn)換后輸出vO，若vO>vI，則C輸出控制信號(hào)使寄存器去掉第二位1，并使第三位置1，若vO<vI，則C輸出控制信號(hào)使寄存器保留第二位1，并使第三位置1，以此類推。轉(zhuǎn)換時(shí)間(n+2)TC特點(diǎn)：速度比并聯(lián)型慢，比計(jì)數(shù)比較型快。電路比并聯(lián)型簡單，比計(jì)數(shù)比較型復(fù)雜。使用最多。DAC逐次漸近寄存器脈沖源C+_vI并行數(shù)字輸出MSBLSBLSBMSBvOvL控制轉(zhuǎn)換信號(hào)控制邏輯CPTC現(xiàn)在是54頁\一共有63頁\編輯于星期六轉(zhuǎn)換誤差=0.1V，輸出位數(shù)越多，誤差越小現(xiàn)在是55頁\一共有63頁\編輯于星期六圖11.3.10現(xiàn)在是56頁\一共有63頁\編輯于星期六11.3.4間接A/D轉(zhuǎn)換器一、雙積分型基本思路：將電壓VI轉(zhuǎn)換成與之成正比的時(shí)間T，并在此時(shí)間內(nèi)對(duì)固定頻率的脈沖進(jìn)行計(jì)數(shù)，則計(jì)數(shù)結(jié)果D(正比于電壓VI)即為轉(zhuǎn)換結(jié)果。TDT∝VIf=fC例如1V1ms，5KHz，01012V2ms，5KHz，1010現(xiàn)在是57頁\一共有63頁\編輯于星期六轉(zhuǎn)換前，vL=0，計(jì)數(shù)器清零，S0閉合，C放完電，vo=0。轉(zhuǎn)換開始，vL=1，S0打開第一步，S1接vI，積分器對(duì)vI積分，vO下降，積分時(shí)間為固定值T1積分結(jié)束：第二步，S1接-VREF，積分器對(duì)-VREF積分，vO增加，vO=0時(shí)，比較器輸出0，積分結(jié)束。T2T1VO1vOtT'2V'O1可見T2正比于vI數(shù)字量輸出vOCP脈沖源vL控制轉(zhuǎn)換控制邏輯MSBLSB_C+計(jì)數(shù)器S0S1vGvI>0A_+S1S0RC積分器比較器-VREF<0現(xiàn)在是58頁\一共有63頁\編輯于星期六T2T1VO1vOtvGvI=vIt令計(jì)數(shù)器在T2時(shí)間里對(duì)頻率為fC的脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)值：可見計(jì)數(shù)值D正比于vIT'2V'O1vGtvI=v'I若取T1為TC的整數(shù)倍，即T1=NTC，則數(shù)字量輸出vOCP脈沖源vL控制轉(zhuǎn)換控制邏輯MSBLSB_C+計(jì)數(shù)器S0S1vGvI>0A_+S1S0RC積分器比較器-VREF<0現(xiàn)在是59頁\一共有63頁\編輯于星期六特點(diǎn)：穩(wěn)定R、C、