精品文檔-下載后可編輯垂直氮化鎵鰭式JFET功率器件的短路魯棒性-設計應用氮化鎵的優(yōu)越材料特性推動了其在功率器件應用中的使用。橫向高電子遷移率晶體管（HEMT）器件已在廣泛的電壓等級（主要是650V及以下）上實現(xiàn)商業(yè)化。與具有類似額定電壓的硅和碳化硅器件相比，GaNHEMT的高開關頻率能力和更小的器件電容能夠提高系統(tǒng)效率和功率密度。因此，基于GaNHEMT的電源轉(zhuǎn)換器、充電器和適配器在消費電子應用中得到了廣泛的采用。

氮化鎵汞柱在汽車、工業(yè)電機驅(qū)動和電網(wǎng)應用中面臨一些障礙。與垂直SiC器件相比，橫向器件的器件面積縮放角度來看，用于800V及以上應用的電壓調(diào)節(jié)具有挑戰(zhàn)性。在這些應用中要考慮的另一個關鍵因素是器件的短路（SC）魯棒性。負載中的SC故障會造成器件處于高源漏電壓（VDS）和電流（IDS).因此，該設備會受到高溫、電場和機械應力的影響。這些可能是災難性的，并導致系統(tǒng)故障。

短路耐受時間（SCWT或t南卡羅來納州）是用于衡量設備承受這種情況的能力的指標。T南卡羅來納州需要足夠長的時間，以便柵極驅(qū)動器采取必要的措施并關閉設備。在硅IGBT中，t南卡羅來納州時間通常額定在10μs左右，而當前的SiCMOSFET通常在3μs范圍內(nèi)，積極的研究活動正在進一步擴展。關于GaN功率HEMT的幾項研究了更短的時間，特別是在接近器件值V的電壓下DS評級，許多顯示南卡羅來納州500ns（V）DS400V.

參考文獻1中介紹了SCWT安全操作區(qū)域，作者還表明，盡管HEMT在單個SC事件中幸存下來（具有南卡羅來納州300μs），在VDS在400V時，重復的SC事件導致南卡羅來納州僅20ns。在另一項研究中，2GaNHEMT中的SC故障被確定為由高電場從柵極傳播到漏極引起的。在本文中，我們將介紹弗吉尼亞理工學院和州立大學電力電子系統(tǒng)中心的一個小組以及NexGenPowerSystems在垂直Fin-JFETGaN器件上的SC性能。3,4該設備正在由新世代動力系統(tǒng).

GaNFin-JFET的簡化橫截面如圖1所示。JFET由一系列~1μm高的n-GaN鰭片和p+GaN柵極設計組成。測試設備的一些特征是：

650VVDS額定值0.1毫米2器件有效區(qū)域，采用TO-247或DFN56封裝組裝~0.7V閾值電壓（V千)~0.7毫毫歐厘米2導通電阻（RDS（開啟））在25°C和3V柵源電壓（V一般事務人員)~4.8A器件飽和電流（IDSAT）在25°C~800-V雪崩擊穿電壓（BV艾娃）在25°C圖1：GaN鰭狀JFET的簡化截面示意圖3

SC結(jié)果

圖2顯示了這些器件在各種V下單事件SC故障時的柵極和漏極波形DS電壓。

圖2：鰭式JFET器件的單事件SC波形。VDS（a）400-V、（b）600-V和（c）800-VBV的電壓艾娃條件3,4

對于400V總線電壓（V總線=VDS），零件存活到t南卡羅來納州30μs，而在600V時，t南卡羅來納州~17微秒在BV下艾娃V總線=800-V條件，部件仍能承受t南卡羅來納州10μs。

器件在斷開故障（FTO）模式下使SC失效，如圖3所示。這比較了IDS-VDS新零件與已通過SC測試失敗的零件之間的波形。BV特性顯示故障器件具有良好的源漏結(jié)性能，柵極泄漏略有增加（IG).

圖3：Fin-JFET的關斷狀態(tài)行為，比較新故障和后SC故障3

這些器件在重復的SC測試中也表現(xiàn)出強大的性能。圖4顯示了新器件與在V下經(jīng)受30，000次10μsSC事件周期的器件之間的雙脈沖測試（DPT）導通和關斷波形比較總線的400V。這些波形在器件開關頻率為400V/4A時，不會因重復的SC循環(huán)而衰減。

圖4：400V/4A時的DPT開關波形，比較新器件與在V下通過10μs的30，000SC事件獲取的器件總線400V3

在V處總線在600V電壓下，器件經(jīng)受住了10μsSC測試，可承受8，000次循環(huán)。在周期#8786之后的部件中觀察到漸進的、非破壞性的故障，直到周期#9785的終故障。在這些循環(huán)之間保留門功能，ID逐漸減少。這些條件下器件的輸出特性如圖5所示。

圖5：在600V、10μs重復SC測試后，F(xiàn)in-JFET的輸出特性顯示從周期#8785到終在#9785處失效的逐漸退化3

SC結(jié)果的討論

該t南卡羅來納州在該器件上測量的次數(shù)創(chuàng)造了GaN功率器件的新記錄。圖2中的波形顯示I迅速下降DSAT，這是器件SC穩(wěn)健性的關鍵促成因素。

為了進一步理解這一點，我DSAT在SC事件期間減少，讓我們看看影響這一點的因素。圖6顯示了V下總電流密度的仿真DS3V和400V.在較高電壓下，鰭片通道在鰭片底部附近明顯變窄。

圖6：V下總電流密度的仿真DS3V和400V的電壓，由于耗盡，通道底部變窄4

我DSAT在通道的底部可以表示為：

我DSAT=q×n×一個×V坐

這里q是電子電荷，n是載流子密度，一個是窄電流路徑處的面積橫截面，并且V坐是飽和速度。模擬顯示n和一個在通道底部，由于耗盡效應和JFET結(jié)構(gòu)中較高漏極偏置時通道中的夾斷。進一步V坐由于載流子遷移率的降低，溫度也會隨著溫度的升高而自然降低。模擬顯示溫度（Tj）與通道底部窄的電流路徑位置重合，有助于降低V坐.這些因素的結(jié)合導致我DSAT在SC活動期間。這反過來又降低了設備上的壓力，使設備能夠?qū)崿F(xiàn)更長的南卡羅來納州承受時間。

FTO模式是有利的，因為它允許源漏結(jié)即使在器件發(fā)生故障后也能維持總線電壓。圖7顯示了V時峰值電場的模擬DS接近BV艾娃在SC條件下。峰值位于柵極-漏極結(jié)處，因此在空間上與峰值電流密度的位置分開。這與SiCMOSFET不同，SiCMOSFET的峰值電流和電場在p基極/n漂移區(qū)域重合。這可能導致寄生雙極晶體管導通時出現(xiàn)閂鎖/熱失控，并且通常會在SiCMOSFET中產(chǎn)生短暫的故障特征。

圖7：BV峰值電場的模擬艾娃條件4

對GaNFin-JFET的仿真還表明，有效去除SC事件期間產(chǎn)生的空穴是在接近BV的電壓下提高SC能力的關鍵因素艾娃.在這些條件下，沖擊電離速率在翅片通道的底部達到峰值。仿真表明，去除空穴的主要途徑是通過p-GaN柵極。然后，注入柵極