第4章存儲系統(tǒng)4.2半導(dǎo)體讀寫存儲器半導(dǎo)體讀寫存儲器簡稱RWM，習(xí)慣上也稱為RAM。半導(dǎo)體RAM具有體積小、存取速度快等優(yōu)點，因而適合作為內(nèi)存儲器使用半導(dǎo)體讀寫存儲器按工藝不同可將半導(dǎo)體RAM分為雙極型RAM、MOS型RAM。MOS型RAM又分為靜態(tài)RAM和動態(tài)RAM兩類。4.2.1半導(dǎo)體基本存儲單元基本存儲單元是用來存儲一位二進制位的電路，是存儲器最基本的存儲元件，又稱位單元。（1）雙極型半導(dǎo)體存儲位單元工作原理用兩個反向交叉耦合的三極管和兩個電阻，構(gòu)成雙極型半導(dǎo)體存儲位單元用來存儲一位二進制，圖4-2是電路和邏輯符號。4.2.1半導(dǎo)體基本存儲單元（2）靜態(tài)MOS存儲位單元工作原理用6個MOS場效應(yīng)管構(gòu)成六管MOS基本存儲位單元，電路如圖4-3所示。4.2.1半導(dǎo)體基本存儲單元（3）動態(tài)MOS存儲位單元工作原理動態(tài)MOS存儲位單元利用電容來保存信息的，設(shè)定電容充有電荷表示存儲“1”，電容放電表示存儲“0”。在信息保持狀態(tài)下，存儲位單元中沒有電流流動，因而大大降低了功耗。4.2.2半導(dǎo)體RAM芯片用大量的位存儲單元構(gòu)成存儲陣列，存儲大量的信息，再通過讀寫電路、地址譯碼電路和控制電路實現(xiàn)對這些信息的訪問，這樣就構(gòu)成了存儲器芯片。半導(dǎo)體RAM存儲器芯片主要有靜態(tài)存儲器芯片和動態(tài)存儲器芯片兩種。靜態(tài)存儲器芯片的速度較高，但它的單位價格即每字節(jié)的價格較高；動態(tài)存儲器芯片的容量較高，但速度比靜態(tài)存儲器慢。4.2.2半導(dǎo)體RAM芯片（1）靜態(tài)存儲器芯片（SRAM）的結(jié)構(gòu)和工作原理4.2.2半導(dǎo)體RAM芯片靜態(tài)存儲器芯片由存儲體、讀寫電路、地址譯碼和控制電路等部分組成。①存儲體(存儲矩陣)：由大量的存儲位單元構(gòu)成的陣列組成。陣列中包含很多行，每行由多列存儲單元構(gòu)成。陣列中用行選通線選擇一行中的存儲單元將數(shù)據(jù)讀出，再用列選通線選擇一行中的某一個存儲單元。

②地址譯碼器：地址譯碼器的輸入信號線是訪問存儲器的地址編碼，地址譯碼器把用二進制表示的地址轉(zhuǎn)換成驅(qū)動讀寫操作的選擇信號。地址譯碼有兩種方式：一種是單譯碼方式，適用于小容量存儲器；另一種是雙譯碼方式，適用于容量較大的存儲器。4.2.2半導(dǎo)體RAM芯片靜態(tài)存儲器芯片由存儲體、讀寫電路、地址譯碼和控制電路等部分組成。

③驅(qū)動器：由于選通信號線要驅(qū)動存儲陣列中的大量單元，因此需要在譯碼器輸出后加一個驅(qū)動器，用驅(qū)動輸出的信號去驅(qū)動連接在各條選通線上的各存儲單元。④I/O電路：I/O電路（輸入輸出電路）處于數(shù)據(jù)總線和被選中的單元之間，用以控制被選中的單元讀出或?qū)懭?，并具有放大?shù)據(jù)信號的作用。數(shù)據(jù)驅(qū)動電路對讀寫的數(shù)據(jù)進行讀寫放大，增加信號的強度，然后輸出到芯片外部。⑤片選控制：產(chǎn)生片選控制信號，選中芯片。⑥讀／寫控制：根據(jù)CPU給出的信號控制被選中存儲單元做讀操作還是寫操作。4.2.2半導(dǎo)體RAM芯片在邏輯上，存儲芯片的容量經(jīng)常用字?jǐn)?shù)M×位數(shù)N表示。字?jǐn)?shù)M表示存儲芯片中的存儲陣列的行數(shù)位數(shù)N表示存儲陣列的列數(shù)，即數(shù)據(jù)寬度。存儲器芯片的字?jǐn)?shù)影響到芯片所需的地址線數(shù)量，數(shù)據(jù)寬度則對應(yīng)著芯片的數(shù)據(jù)線數(shù)量。如1024*4的存儲芯片，有10條地址線（210=1024）和4條數(shù)據(jù)線。4.2.2半導(dǎo)體RAM芯片靜態(tài)存儲器芯片的引腳接口信號通常有：4.2.2半導(dǎo)體RAM芯片如靜態(tài)MOS存儲器芯片62256，芯片引腳圖如圖4-7。62256容量為32KB，即32K*8。32K個存儲字單元，每個字單元8位數(shù)據(jù)寬度。4.2.2半導(dǎo)體RAM芯片（2）動態(tài)存儲器DRAM芯片的結(jié)構(gòu)和工作原理用動態(tài)存儲位單元構(gòu)成陣列，加上控制電路制作成動態(tài)存儲器DRAM芯片。但是由于動態(tài)RAM芯片容量一般比較大，所以地址線數(shù)量較多。為了減少地址線數(shù)量，將地址分成行地址和列地址分成兩次輸入芯片。兩次地址的輸入分別由芯片的地址選通信號控制行地址選通信號，低電平有效，用于選中存儲陣列中的一行列地址選通信號，低電平有效，用于選中存儲陣列中的一列。另外，DRAM芯片也具有讀寫控制信號。4.2.2半導(dǎo)體RAM芯片動態(tài)存儲芯片4164，，芯片引腳如圖4-8。4164的容量為64K*1。4.2.3用存儲芯片構(gòu)成主存儲器通常一個存儲器芯片不能滿足計算機存儲器的字?jǐn)?shù)要求和數(shù)據(jù)寬度的要求，需要用許多存儲器芯片構(gòu)成所需的主存儲器。具體構(gòu)成主存儲器時，首先要選擇存儲芯片的類型，是SRAM還是DRAM，還要考慮容量擴展的技術(shù)。用若干存儲芯片構(gòu)成一個存儲系統(tǒng)的方法主要有位擴展法字?jǐn)U展法字位擴展法。4.2.3用存儲芯片構(gòu)成主存儲器（1）位擴展位擴展法用于增加存儲器的數(shù)據(jù)位，即是用若干片位數(shù)較少的存儲器芯片構(gòu)成具有給定字長的存儲器，而存儲器的字?jǐn)?shù)與存儲芯片上的字?jǐn)?shù)相同。位擴展時，各存儲芯片上的地址線及讀/寫控制線對應(yīng)相接，而數(shù)據(jù)線單獨引出。4.2.3用存儲芯片構(gòu)成主存儲器[例4-1]用4096×1的芯片構(gòu)成4KB存儲器。4.2.3用存儲芯片構(gòu)成主存儲器（2）字?jǐn)U展當(dāng)存儲芯片中每個單元的位數(shù)與CPU字長相同時，如果所要求的存儲器容量大于一片芯片的容量，就要采用字?jǐn)U展法，在字方向上進行擴充，而位數(shù)不變。字?jǐn)U展時，各存儲芯片的低位地址線連接在一起，高位地址譯碼后連接各芯片的片選信號4.2.3用存儲芯片構(gòu)成主存儲器[例4-2]用16K×8芯片構(gòu)成64K×8存儲器。4.2.3用存儲芯片構(gòu)成主存儲器（3）混合擴展當(dāng)選用的存儲芯片容量和每個單元的位數(shù)都不能滿足所需要的存儲器要求時，就需要進行字位同時擴展，稱為字位擴展，即混合擴展?；旌蠑U展時，將各存儲芯片的地址線與CPU提供的低位地址線相連，CPU提供的高位地址通過譯碼后連接各存儲芯片的片選信號，有些存儲芯片的片選會同時被選中。每個芯片提供選中的字單元中多位數(shù)據(jù)，同時被選中的多塊芯片一起提供CPU需要的多個字。4.2.3用存儲芯片構(gòu)成主存儲器[例4-3]用1K×4的芯片構(gòu)成4K×8的存儲器。4.2.3用存儲芯片構(gòu)成主存儲器（4）用DRAM芯片構(gòu)成主存儲器如果選用DRAM芯片構(gòu)成存儲器，DRAM芯片的地址分行地址和列地址，增加了地址選通信號。而CPU訪問存儲器時，地址信息是同時提供的，這就需要一個控制電路，以生成存儲器需要的控制信號，并且將地址信息分成行地址和列地址，并按讀寫工作時序送出。另外，DRAM的刷新操作一般也在存儲器控制電路的控制下進行。存儲器控制電路用一個計數(shù)器提供一個刷新的行地址，對存儲陣列中的一行數(shù)據(jù)讀出，經(jīng)過信號放大后再寫回，就完成了一次刷新操作。這個控制電路就是DRAM控制器，它是CPU和DRAM芯片之間的接口電路。4.2.3用存儲芯片構(gòu)成主存儲器DRAM控制器的主要組成結(jié)構(gòu)如圖4-12，組成部分包括：①地址多路開關(guān)：將CPU送來的地址轉(zhuǎn)換為分時向DRAM芯片送出的行地址和列地址。②刷新定時器：定時產(chǎn)生DRAM芯片的刷新請求信號③刷新地址計數(shù)器：DRAM芯片是按行進行刷新的，需要一個計數(shù)器提供刷新行地址。④仲裁電路：如果來自CPU的訪存請求和來自刷新定時器的刷新請求同時產(chǎn)生，由仲裁電路進行優(yōu)先權(quán)仲裁。⑤控制信號發(fā)生器：提供控制信號，用于讀寫操作和刷新操作的控制。4.2.3用存儲芯片構(gòu)成主存儲器4.2.3用存儲芯片構(gòu)成主存儲器DRAM的存儲陣列中所有的存儲電容必須周期地重新充電，上次對整個存儲器刷新結(jié)束到下次對整個存儲器全部刷新一遍為止的時間間隔稱刷新周期，一般為2ms。刷新時沒有列地址和列選通信號，各單元的數(shù)據(jù)讀寫彼此隔離，并且不會送到讀放電路，所以“刷新”操作一次可以刷新一行所有單元。為了使一次刷新操作盡可能多地對一些單元進行操作，芯片的存儲陣列排列時使行數(shù)少一些，而列數(shù)多一些。常用的刷新方式有四種：集中式刷新、分散式刷新、異步刷新和透明刷新。4.2.3用存儲芯片構(gòu)成主存儲器①集中式刷新：在整個刷新間隔內(nèi)，前一段時間用于正常的讀／寫操作。而在后一段時間停止讀寫操作，逐行進行刷新。在整個刷新間隔內(nèi)進行的刷新操作的次數(shù)，正好是將存儲器全部刷新一遍所需要的操作次數(shù)，所以用于刷新的時間最短。但是，由于它在一段較長的時間里不能進行正常的讀／寫操作(這個時間段稱死區(qū))

②分散式刷新：一個存儲周期的時間分為兩段，前一段時間用于正常的讀／寫操作，后一段時間用于刷新操作。這樣不存在死區(qū)，但是每個存儲周期的時間加長。4.2.3用存儲芯片構(gòu)成主存儲器③異步刷新:上述兩種方式結(jié)合起來構(gòu)成異步刷新。在2ms時間內(nèi)必須輪流對每一行刷新一次。這種刷新方式比前二種效率高。④透明刷新。CPU在取指周期后的譯碼時間內(nèi)，存儲器為空閑階段，可利用這段時間插入刷新操作，這不占用CPU時間，對CPU而言是透明的。這時設(shè)有單獨的刷新控制器，刷新由單獨的時鐘、行計數(shù)與譯碼獨立完成，目前高檔微機中大部分采用這種方式。4.2.3用存儲芯片構(gòu)成主存儲器[例4-4]若128×128矩陣的動態(tài)存儲芯片中，設(shè)每個讀寫周期和刷新操作都為0.5us，刷新間隔為2ms，比較計算3種刷新方式的刷新次數(shù)，讀寫次數(shù)和效率。解：①集中式刷新：刷新操作集中在一段時間內(nèi)，次數(shù)為全部刷新一遍的操作次數(shù)。存儲陣列有128行，所以刷新次數(shù)為128次。刷新時間為128×0.5us=64us?？梢赃M行的讀寫次數(shù)為(2000-64)/0.5us=3872次。刷新周期中存在64us死區(qū)。

4.2.3用存儲芯片構(gòu)成主存儲器②分散式刷新：在存儲讀寫周期中完成刷新操作。在存儲周期中，進行讀寫和刷新，需0.5+0.5=1us，那么在刷新周期里讀