模數(shù)轉(zhuǎn)換器詳解演示文稿當前第1頁\共有148頁\編于星期二\9點優(yōu)選模數(shù)轉(zhuǎn)換器當前第2頁\共有148頁\編于星期二\9點6.1A／D轉(zhuǎn)換器的分類第6章模／數(shù)轉(zhuǎn)換器分類按速度分：高、中、低按精度分：高、中、低按位數(shù)分：8、10、12、14、16按工作原理分3當前第3頁\共有148頁\編于星期二\9點6.1A/D轉(zhuǎn)換器的分類按工作原理分直接比較型—模擬信號直接參考電壓比較，得到數(shù)字量。有逐次比較、連續(xù)比較···優(yōu)點：瞬時比較，轉(zhuǎn)換速度快。間接比較—模擬信號與參考電壓先轉(zhuǎn)換為中間物理量，再進行比較。缺點：抗干擾能力差。有雙斜式、積分式、脈沖調(diào)寬···優(yōu)點：平均值比較，抗干擾能力強。缺點：轉(zhuǎn)換速度慢。4當前第4頁\共有148頁\編于星期二\9點第6章模／數(shù)轉(zhuǎn)換器6.2A／D轉(zhuǎn)換器的主要技術(shù)指標1.分辨率分辨率—

A／D轉(zhuǎn)換器所能分辨模擬輸入信號的最小變化量。

設A／D轉(zhuǎn)換器的位數(shù)為n，滿量程電壓為FSR，則分辨率定義為：5當前第5頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標量化單位就是A／D轉(zhuǎn)換器的分辨率。相對分辨率定義為6當前第6頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標表6.1A／D轉(zhuǎn)換器分辨率與位數(shù)之間的關(guān)系(滿量程電壓為10V)

位數(shù)

級數(shù)

相對分辨率（1LSB）

分辨率（1LSB）

810121416

256102440961638465536

0.391%0.0977%0.0244%0.0061%0.0015%

39.1mV9.77mV2.44mV0.61mV0.15mV

由式（6-1）和式（6-2），可得出A／D轉(zhuǎn)換器分辨率與位數(shù)之間的關(guān)系7當前第7頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標A／D轉(zhuǎn)換器分辨率的高低取決于位數(shù)的多少。因此，目前一般用位數(shù)n來間接表示分辨率。2.量程量程—

A／D轉(zhuǎn)換器能轉(zhuǎn)換模擬信號的電壓范圍。例如：0～5V，-5V～+5V，0～10V，

-10V～+10V。8當前第8頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標3.精度絕對精度絕對精度—

對應于輸出數(shù)碼的實際模擬輸入電壓與理想模擬輸入電壓之差。存在問題：在A／D轉(zhuǎn)換時，量化帶內(nèi)的任意模擬輸入電壓都能產(chǎn)生同一輸出數(shù)碼。9當前第9頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標約定：上述定義的模擬輸入電壓則限定為量化帶中點對應的模擬輸入電壓值。例如：一個12位A／D轉(zhuǎn)換器，理論模擬輸入電壓為5V時，對應的輸出數(shù)碼為。實際模擬輸入電壓在4.997V～4.999V范圍內(nèi)的都產(chǎn)生這一輸出數(shù)碼，則10當前第10頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標絕對誤差一般在范圍內(nèi)。相對精度相對精度—

絕對精度與滿量程電壓值之比的百分數(shù)。11當前第11頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標

精度和分辨率是兩個不同的概念：

①精度是指轉(zhuǎn)換后所得結(jié)果相對于實際值的準確度；②分辨率是指轉(zhuǎn)換器所能分辨的模擬信號的最小變化值。12當前第12頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標4.轉(zhuǎn)換時間和轉(zhuǎn)換速率轉(zhuǎn)換時間tCONV

轉(zhuǎn)換時間—

按照規(guī)定的精度將模擬信號轉(zhuǎn)換為數(shù)字信號并輸出所需要的時間。轉(zhuǎn)換速率轉(zhuǎn)換速率—

每秒鐘轉(zhuǎn)換的次數(shù)。13當前第13頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標下面討論轉(zhuǎn)換時間與轉(zhuǎn)換精度、信號頻率的關(guān)系。瞬時值響應的A／D轉(zhuǎn)換器

轉(zhuǎn)換時間取決于所要求的轉(zhuǎn)換精度和被轉(zhuǎn)換信號的頻率。

以圖6.1所示的正弦信號為例，討論它們之間的關(guān)系。14當前第14頁\共有148頁\編于星期二\9點Um2U(t)=sinωt6.2A／D轉(zhuǎn)換器的主要技術(shù)指標

設在t0時刻開始轉(zhuǎn)換，轉(zhuǎn)換一次所需的時間為tCONV，轉(zhuǎn)換終了的時刻為t1，與tCONV對應信號電壓增量(誤差)為△U。tU(t)Um2t0t1tCONV△U圖6.1轉(zhuǎn)換時間對信號轉(zhuǎn)換的影響由于15當前第15頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標在過零點上有最大值∵過零時，∴16當前第16頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標

故在過零點處，轉(zhuǎn)換時間所造成的最大電壓誤差為由此可知：①當精度一定時，信號頻率↑，tCONV↓；②當信號頻率一定，tCONV

↓，△U↓。17當前第17頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標平均值響應的轉(zhuǎn)換器

由于被轉(zhuǎn)換的模擬量為直流電壓，而干擾是交變的，因此轉(zhuǎn)換時間tCONV

越長，其抑制干擾的能力就越強。換言之：平均值響應的轉(zhuǎn)換器是在犧性轉(zhuǎn)換時間的情況下提高轉(zhuǎn)換精度的。18當前第18頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標5.偏移誤差偏移誤差—

使最低有效位成“1”狀時，實際輸入電壓與理論輸入電壓之差。如圖6.2所示。19當前第19頁\共有148頁\編于星期二\9點偏移實際曲線6.2A／D轉(zhuǎn)換器的主要技術(shù)指標

該誤差主要是失調(diào)電壓及溫漂造成的。

一般來說，在一定溫度下，偏移電壓是可以通過外電路予以抵消。Ui輸出數(shù)碼001010011100101110111偏移誤差Ui誤差圖6.2偏移誤差(a)(b)理想曲線20當前第20頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標但當溫度變化時，偏移電壓又將出現(xiàn)。6.增益誤差增益誤差—

滿量程輸出數(shù)碼時，實際模擬輸入電壓與理想模擬輸入電壓之差。

該誤差使傳輸特性曲線繞坐標原點偏離理想特性曲線一定的角度，如圖6.3所示。21當前第21頁\共有148頁\編于星期二\9點K=1K<1K>16.2A／D轉(zhuǎn)換器的主要技術(shù)指標當K=1時，沒有增益誤差，Ui=FSR，輸出為111。當K>1時，傳輸特性的臺階變窄，在模擬輸入信號達到滿量程值之前，數(shù)碼輸出就已為全“1”狀態(tài)。當K<1時，傳輸特性臺階變寬，模擬輸入信號已超滿量程時，數(shù)碼輸出還未達到全“1”狀態(tài)。圖6.3增益誤差Ui輸出數(shù)碼001010011100101110111FSR增益誤差22當前第22頁\共有148頁\編于星期二\9點6.2A／D轉(zhuǎn)換器的主要技術(shù)指標

在一定溫度下，可通過外部電路的調(diào)整使K=1，從而消除增益誤差。但當溫度變化時，增益誤差又將出現(xiàn)。7.線性誤差線性誤差在沒有增益誤差和偏移誤差量化誤差的條件下，實際傳輸特性曲線與理想特性曲線之差。23當前第23頁\共有148頁\編于星期二\9點實際曲線理想曲線6.2A／D轉(zhuǎn)換器的主要技術(shù)指標

線性誤差是由A／D轉(zhuǎn)換器特性隨模擬輸入信號幅值變化而引起的，因此，線性誤差是不能進行補償?shù)摹i001010011100101110111輸出數(shù)碼圖6.4線性誤差線性誤差24當前第24頁\共有148頁\編于星期二\9點

6.3逐次逼近式A／D轉(zhuǎn)換器1.工作原理第6章模／數(shù)轉(zhuǎn)換器模擬輸入Ui+

-A去碼/留碼邏輯環(huán)形計數(shù)器數(shù)據(jù)寄存器時序與邏輯控制D／A轉(zhuǎn)換器數(shù)字量輸出鎖存器基準電源UREFUf=UREF

(a12-1

+

a22-2

+

…

+

an2-n)并行數(shù)字量輸出圖6.5逐次逼近式A／D轉(zhuǎn)換器結(jié)構(gòu)SAR比較器25當前第25頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

組成逐次逼近寄存器SAR去/留碼邏輯環(huán)形計數(shù)器數(shù)據(jù)寄存器D/A轉(zhuǎn)換器比較器基準電源時序與邏輯控制電路數(shù)字量輸出鎖存器26當前第26頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

工作原理：設定在SAR中的數(shù)字量經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)換成反饋電壓Uf；SAR

順次逐位加碼控制Uf的變化；Uf與等待轉(zhuǎn)換的模擬量Ui進行比較，大則棄，小則留，逐次逼近；最終留在SAR

的數(shù)據(jù)寄存器中的數(shù)碼作為數(shù)字量輸出。27當前第27頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

2.工作過程

設逐次逼近寄存器SAR是8位，基準電壓10.24V，模擬輸入電壓8.3V，轉(zhuǎn)換成二進制數(shù)碼。工作過程如下：轉(zhuǎn)換開始之前，先將SAR清零；28當前第28頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

轉(zhuǎn)換開始，第一個時鐘脈沖到來時，SAR的狀態(tài)置為10000000，經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)轉(zhuǎn)換成反饋電壓V，反反饋到比較器與Ui比較。因為，Ui>Uf，予以保留此位的“1”。29當前第29頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

第二個時鐘脈沖到來時，SAR置為11000000碼，經(jīng)過D／A轉(zhuǎn)換器產(chǎn)生反饋電壓V，因Ui>Uf

，故保留此位“1”。30當前第30頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

第三個時鐘脈沖到來時，SAR狀態(tài)置為11100000，經(jīng)D／A轉(zhuǎn)換器產(chǎn)生反饋電壓V，因Ui<Uf

，SAR

此位應置“

0”。SAR

狀態(tài)改為11000000。第四個時鐘脈沖到來時，SAR狀態(tài)又置為11010000，。31當前第31頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

tU123456781.02410.24Ui5.127.688.968.328.08.168.248.288.30V時鐘脈沖12345678圖6.6逐次逼近比較過程脈沖1SAR置為100000002110000003111000001100000041101000011000000511001000611001100711001110811001111逐次逼近式A／D轉(zhuǎn)換的過程可用表6.2說明之。32當前第32頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

表6.28位逐次逼近A／D轉(zhuǎn)換過程

次數(shù)

SAR中的數(shù)碼D/Ａ產(chǎn)生的

(V)

去／留碼判斷

本次操作后SAR中的數(shù)碼

12345678

100000001000000111000001101000011001000110011001100111011001111

5.127.688.968.328.08.168.248.28

，留1

，留1

，留0

，留0

，留1

，留1

，留1

，留1

100000001100000011000000110000001100100011001100110011101100111133當前第33頁\共有148頁\編于星期二\9點

6.3

逐次逼近式A／D轉(zhuǎn)換器

由表6.2可見：

經(jīng)過8

次比較之后，SAR的數(shù)據(jù)寄存器中所建立的數(shù)碼11001111即為轉(zhuǎn)換結(jié)果。

數(shù)碼對應的反饋電壓Uf=8.28V，它與輸入的模擬電壓Ui=8.3V相差0.02V，不過兩者的差值已小于1LSB所對應的量化電壓0.04V。

逐次逼近式A／D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果通過數(shù)字量輸出鎖存器并行輸出。34當前第34頁\共有148頁\編于星期二\9點6.4雙斜積分式A/DC6.4.1工作原理：間接比較型A/D轉(zhuǎn)換器雙斜積分式A/D轉(zhuǎn)換器是一種間接比較型A/D轉(zhuǎn)換器，其結(jié)構(gòu)圖如6.7。它主要由：積分器、電壓比較器、計數(shù)器、時鐘發(fā)生器和邏輯控制器等部分組成。利用兩次積分將輸入的模擬電壓轉(zhuǎn)換成脈沖寬度，然后再以數(shù)字測時的方法，將此脈沖寬度轉(zhuǎn)換成數(shù)碼輸出。35當前第35頁\共有148頁\編于星期二\9點36當前第36頁\共有148頁\編于星期二\9點6.4.2工作過程1.預備階段：開始工作前K4，K5閉合，電容C放電，積分器輸出為零，同時使計數(shù)器為零2.采樣過程開關(guān)K1閉合積分器輸出波形當t=t1

時，積分器輸出電壓為

在t1期間的平均值為所以

當前第37頁\共有148頁\編于星期二\9點3.編碼階段：當開關(guān)K2接通（模擬開關(guān)總是接向與UI極性相反的基準電壓），+UREF接入電路，積分器向相反方向積分，即積分器輸出由原來的UOX值向零電平方向斜變，斜率恒定，與此同時，計數(shù)器又從零開始計數(shù)。當積分器輸出電平為零時比較器有信號輸出，控制電路收到比較器信號后發(fā)出關(guān)門信號，積分器停止積分，計數(shù)器停止計數(shù)，并發(fā)出記憶指令，將此階段計得數(shù)字N2記憶下來并輸出。這一階段被積分的電壓是固定的基準電壓UREF，所以積分器輸出電壓的斜率不變，與所計數(shù)字N2對應的t2稱為反向積分時間。這個階段常稱為定值積分階段。定值積分結(jié)束時得到數(shù)字N2便是轉(zhuǎn)換結(jié)果，積分器最終輸出為38當前第38頁\共有148頁\編于星期二\9點由于UREF為常數(shù)，因此

(6—7)或

(6—8)式（6—8）表明，反向積分時間t2與模擬電壓的平均值成正比。39當前第39頁\共有148頁\編于星期二\9點設用周期為TC

的時鐘脈沖計數(shù)來測量t1和t2，由計數(shù)器按一定碼制記得脈沖個數(shù)N1

和N2

，則

(6-9)

式（6-9）表明，計數(shù)器輸出的數(shù)字N2正比于采樣模擬信號電壓的平均值.

40當前第40頁\共有148頁\編于星期二\9點幾點說明：本質(zhì)上是積分過程，故是平均值轉(zhuǎn)換，對噪聲有較好的抑制能力；轉(zhuǎn)換速度慢；斷續(xù)工作。41當前第41頁\共有148頁\編于星期二\9點第6章模／數(shù)轉(zhuǎn)換器6.5單片集成A／D轉(zhuǎn)換器1.8位A／D轉(zhuǎn)換器芯片ADC080942當前第42頁\共有148頁\編于星期二\9點（1）．特性：逐次逼近式ADC8個輸入通道與微機總線兼容（2）．芯片結(jié)構(gòu)組成轉(zhuǎn)換器是ADC0809的核心部分，它由D/A轉(zhuǎn)換（電阻網(wǎng)絡、逐次逼近寄存器（SAR）、比較器等部分組成。多路開關(guān)三態(tài)輸出數(shù)據(jù)鎖存器43當前第43頁\共有148頁\編于星期二\9點當前第44頁\共有148頁\編于星期二\9點45當前第45頁\共有148頁\編于星期二\9點（3）．芯片引腳簡介START：為了啟動A/D轉(zhuǎn)換過程，應在此引腳施加一個正脈沖，脈沖的上升沿將所有內(nèi)部寄存器清零，在其下降沿開始A/D轉(zhuǎn)換過程。

EOC：轉(zhuǎn)換完畢輸出信號，高電平有效。在START信號上升沿之后0~8個時鐘脈沖周期內(nèi)，EOC變?yōu)榈碗娖?。當此類A/D轉(zhuǎn)換器用于與微型計算機接口時，EOC可用來申請中斷。當前第46頁\共有148頁\編于星期二\9點（4）.ADC0809工作時序從START的上升沿到EOC的下降沿止的時間，與工作時鐘有關(guān)系。如當時鐘為500KHZ時，tEOC<=18μs；如當時鐘為640KHZ時，tEOC<=14.5μs；從START的下降沿到EOC的上升沿止的時間，為ADC的轉(zhuǎn)換時間。tCONV如當時鐘為500KHZ時，tCONV

大約為128μs；當時鐘為640KHZ時，tCONV

大約為100μs；47當前第47頁\共有148頁\編于星期二\9點48當前第48頁\共有148頁\編于星期二\9點（5）.操作過程首先通過ALE和ADDA，ADDB，ADDC地址信號線把欲選通的模擬量輸入通道地址送人ADC0809并鎖存。發(fā)送A/D啟動信號START，脈沖上升沿復位，在啟動脈沖下降沿開始轉(zhuǎn)換。A/D轉(zhuǎn)換完成后，EOC=1，可利用這一信號向CPU請求中斷，或在查詢方式下待CPU查詢EOC信號為“1”后進行讀數(shù)服務。CPU通過發(fā)出OE信號讀取A/D轉(zhuǎn)換結(jié)果。49當前第49頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

2.12位A／D轉(zhuǎn)換器芯片AD574A⑴特點芯片內(nèi)部包含微機接口邏輯和三態(tài)輸出緩沖器，可以直接與8位、12位或16位微處理器的數(shù)據(jù)總線相連。輸出可以是12位一次讀出或分兩次讀出：

先讀高8位，再讀低4位。

50當前第50頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

對外可提供一個+10V基準電壓，最大輸出電流1.5mA。有較寬的溫度使用范圍。⑵芯片內(nèi)部結(jié)構(gòu)輸入電壓可有單極性和雙極性兩種。51當前第51頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

52當前第52頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

組成模擬芯片10V基準12位D/A轉(zhuǎn)換數(shù)字芯片SAR比較器時鐘、邏輯控制三態(tài)輸出緩沖53當前第53頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

⑶芯片引腳功能引腳布置如圖6.13所示。芯片引腳功能如下：D0～D1112位數(shù)據(jù)輸出。數(shù)據(jù)模式選擇高電平，12位一次輸出；低電平，12位分兩次輸出：

先高8位，后低4位。

54當前第54頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

A0：字節(jié)地址／短周期。在讀數(shù)狀態(tài)：若若為高電平，則的狀態(tài)不起作用。在轉(zhuǎn)換狀態(tài)：當A0=0時，產(chǎn)生12位轉(zhuǎn)換，轉(zhuǎn)換周期為25s；當A0=1時，產(chǎn)生8位轉(zhuǎn)換，轉(zhuǎn)換周期為16s。當A0=0時，輸出高8位數(shù)；當A0=1時,輸出低4位數(shù)，禁止高8位輸出；為低電平55當前第55頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

芯片選擇。當時，芯片被選中。讀／轉(zhuǎn)換信號：當時，允許讀取A／D轉(zhuǎn)換結(jié)果；當時，允許啟動A／D轉(zhuǎn)換。CE芯片允許。CE=1允許轉(zhuǎn)換或讀A／D轉(zhuǎn)換結(jié)果。56當前第56頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

REF

OUT基準電壓輸出。REF

IN基準電壓輸入。

如果REF

OUT通過電阻接至REF

IN，則可用來調(diào)量程。BIPOFF雙極性補償。

若輸入信號為雙極性信號，則使用此腳；此腳還可用于調(diào)零點。57當前第57頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

10VIN10V量程輸入端。20VIN20V量程輸入端。表6.4AD574A控制信號組合的作用CE工作狀態(tài)0*11111

**00111****111****接+5V接地接地**01*01不工作不工作啟動12位轉(zhuǎn)換啟動8位轉(zhuǎn)換并行輸出12位數(shù)字并行輸出高8位數(shù)字并行輸出低4位數(shù)字58當前第58頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

⑷工作時序AD574A工作狀態(tài)啟動轉(zhuǎn)換數(shù)據(jù)讀出啟動轉(zhuǎn)換過程59當前第59頁\共有148頁\編于星期二\9點CE上升沿6.5

單片集成A／D轉(zhuǎn)換器

①在CE上升沿之前，先有和這是比較好的啟動方式。圖6.14啟動轉(zhuǎn)換時序CECSR/CA0STSDB0～DB11≥300ns≥300ns≥250ns>0ns≥200ns≥200ns≥300ns<300ns25s為什么這樣說？

因為如果和CE先有效，脈沖到來之前的高電平會引起三態(tài)輸出門打開，影響數(shù)據(jù)總線。②當CE=1時，啟動轉(zhuǎn)換。 60當前第60頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

注意：在啟動轉(zhuǎn)換后，各控制信號不起作用，只有STS信號標志工作狀態(tài)。讀出數(shù)據(jù)讀出數(shù)據(jù)也同樣由CE來啟動。61當前第61頁\共有148頁\編于星期二\9點低電平CE上升沿6.5

單片集成A／D轉(zhuǎn)換器

圖6.15AD574讀數(shù)據(jù)時序CECSR/CA0STSDB0～DB11≥300ns≥150ns≥0ns≥150ns250ns≥50ns≥0ns≥50ns<350ns有效數(shù)據(jù)62當前第62頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

⑸工作方式選擇工作方式單極性：0～xV，輸出二進制碼。雙極性：-xV～+xV，輸出偏移二進制碼63當前第63頁\共有148頁\編于星期二\9點6.5

單片集成A／D轉(zhuǎn)換器

圖6.16AD574工作方式的接法1+5V+15V7-15V11159W20.1KΩAD574REFOUTREFINBIPOFF10VIN20VINDGNDAGND100KΩW1100KΩ0～10V0～20V(a)(a)單極性輸入；AD574REFOUTREFINBIPOFF10VIN20VINDGNDAGND151+5V7+15V11-15V9-5～5V-10～10V(b)(b)雙極性輸入0.1KΩ64當前第64頁\共有148頁\編于星期二\9點3.12位帶采樣/保持的A/D轉(zhuǎn)換器芯片AD678(1).特點：采樣保持器、高精度參考電壓、內(nèi)部時鐘、三態(tài)緩沖數(shù)據(jù)輸出部件。65當前第65頁\共有148頁\編于星期二\9點(2).芯片內(nèi)部結(jié)構(gòu)66當前第66頁\共有148頁\編于星期二\9點(3).芯片引腳功能67當前第67頁\共有148頁\編于星期二\9點(4).控制方式與時序同步/異步方式！CS與！SC、!EOCEN、EOC的關(guān)系12/!8工作方式A/D轉(zhuǎn)換工作時序

68當前第68頁\共有148頁\編于星期二\9點69當前第69頁\共有148頁\編于星期二\9點(5).輸入方式單極性工作方式雙極性工作方式70當前第70頁\共有148頁\編于星期二\9點71當前第71頁\共有148頁\編于星期二\9點Max114高速8位ADC72當前第72頁\共有148頁\編于星期二\9點

簡介單電源供電（5V）4通道每通道的轉(zhuǎn)換時間最少為660ns不需要外部時鐘，不需要外部采樣保持電路典型應用：高速數(shù)字信號處理，遠程數(shù)據(jù)采集，可移動設備，通信系統(tǒng)73當前第73頁\共有148頁\編于星期二\9點管腳圖D7-D0輸出8位數(shù)字量IN1-IN4輸入4通道模擬信號RD,WR,INT（可接中斷）,MODE為控制信號PWRDN為power-down信號A0-A1為通道選擇信號REF+,REF-為基準電壓輸入VDD為5V電源GND為地74當前第74頁\共有148頁\編于星期二\9點TheMAX114/MAX118aremicroprocessor-compatible,8-bit,4-channeland8-channelanalog-to-digitalconverters(ADCs).Theyoperatefromasingle+5Vsupplyanduseahalf-flashtechniquetoachievea660nsconversiontime(1Msps).Apower-down(PWRDN)pinreducescurrentconsumptiontypicallyto1μA.Thedevicesreturnfrompower-downmodetonormaloperatingmodeinlessthan200ns,allowinglargesupplycurrentreductionsinburst-modeapplications(inburstmode,theADCwakesupfromalow-powerstateatspecifiedintervalstosampletheanaloginputsignals).Bothconvertersincludeatrack/hold,enablingtheADCtodigitizefastanalogsignals.75當前第75頁\共有148頁\編于星期二\9點MAX114/118*原理圖76當前第76頁\共有148頁\編于星期二\9點TheMAX114/MAX118useahalf-flashconversiontechnique(seeFunctionalDiagram)inwhichtwo4-bitflashADCsectionsachievean8-bitresult.Using15comparators,theflashADCcomparestheunknowninputvoltagetothereferenceladderandprovidestheupperfourdatabits.Aninternaldigital-to-analogconverter(DAC)usesthefourmostsignificantbits(MSBs)togenerateboththeanalogresultfromthefirstflashconversionandaresiduevoltagethatisthedifferencebetweentheunknowninputandtheDACvoltage.Theresidueisthencomparedagainwiththeflashcomparatorstoobtainthelowerfourdatabits(LSBs).77當前第77頁\共有148頁\編于星期二\9點最簡單的一種控制方法Max114的控制方法很多，ReadMode是最簡單的。從時序圖上看，我們先把CS拉低，再把RD拉低，不斷讀取INT，當INT為低電平（表示轉(zhuǎn)換完成），即可讀取數(shù)據(jù)。78當前第78頁\共有148頁\編于星期二\9點使用Max114的注意點輸入模擬信號最好不要超過5V，否則容易燒壞芯片。采用ReadMode控制Max114是最簡單的辦法，雖然轉(zhuǎn)換時間超過660ns，但轉(zhuǎn)換速率仍可以達到1M。建議采用這種方法以減少時序控制的麻煩。Max114的電源與地之間要加104（0.1uF）和4.7uF的去耦電容，以抗高低頻干擾。79當前第79頁\共有148頁\編于星期二\9點Max1270SPI接口的12位ADC輸入的模擬信號范圍可調(diào)：

-10V~+10V,0~+10V,

-5V~+5V,0~+5V內(nèi)部/外部電壓基準源內(nèi)部/外部時鐘供電電壓為單5V80當前第80頁\共有148頁\編于星期二\9點管腳圖CH7-CH0八通道模擬信號輸入端REF、REFADJ用以調(diào)整基準電壓源SCLK為輸入數(shù)據(jù)的時鐘（接SPI接口的SCK端，一般<=2MHz）DIN為輸入命令數(shù)據(jù)的信號線（串行）;DOUT為輸出轉(zhuǎn)換后數(shù)據(jù)的信號線（串行）SSTRB為指示轉(zhuǎn)換是否完成的信號線;SHDN為低電平時，MAX1270進行睡眠狀態(tài)81當前第81頁\共有148頁\編于星期二\9點電路配置.

BandgapVoltage-ReferenceOutput/ExternalAdjustPin.Bypasswitha0.01μFcapacitortoAGND.

ConnecttoVDDwhenusinganexternalreferenceatREF82當前第82頁\共有148頁\編于星期二\9點Reference-BufferOutput/ADCReferenceInput.Ininternalreferencemode,thereferencebufferprovidesa4.096Vnominaloutput,externallyadjustableatREFADJ.Inexternalreferencemode,disabletheinternalreferencebypullingREFADJtoVDDandapplyingtheexternalreferencetoREF.83當前第83頁\共有148頁\編于星期二\9點Max1270的功能強大，因此控制時序有很多種。我們這里僅介紹最簡單的一種。（1）將CS拉低，然后輸入8位控制命令（此8位控制命令字可以對ADC進行配置，可設為“單極性”或“雙極性”，并可以設定輸入信號的范圍等。輸入過程由單片機的SPI控制器自動完成，無需用戶自定義，十分方便）。輸入完成后將CS拉高。（2）讀取SSTRB，當ADC轉(zhuǎn)換完成時，SSTRB由低變高，此時可以讀取數(shù)據(jù)。（3）將CS拉低，讀取DOUT上數(shù)據(jù)（讀取過程由單片機的SPI控制器自動完成）。（4）由于SPI控制器傳輸或接收數(shù)據(jù)，以字節(jié)為單位，而Max1270為12位ADC，所以，要讀取兩次數(shù)據(jù)，再將兩次數(shù)據(jù)“合并”以得到正確的12位數(shù)據(jù)。PD:Power-DownandClockSelection84當前第84頁\共有148頁\編于星期二\9點用串行ADC的好處減少連線數(shù)（SPI口比并行口占用的I/O口要少得多，連線十分方便）時序簡單（雖然串行的時序本身要比并行的時序復雜，但對集成了SPI控制器的單片機來說，這些工作完全由單片機自動完成，用戶無需干預，因此十分簡單）控制靈活（有些SPI接口的ADC既可以輸出轉(zhuǎn)換后的數(shù)據(jù)量，又可以讀入用戶設定的“命令字”。像MAX1270，我們可以通過“輸入命令字”將其配置成單極性或雙極性的ADC，而無需改動電路，控制十分靈活）85當前第85頁\共有148頁\編于星期二\9點MAX153采樣速率可達1MHz單路輸入8bit輸出內(nèi)置采樣保持電路有正負兩個參考源當前第86頁\共有148頁\編于星期二\9點MAX153內(nèi)部結(jié)構(gòu)87當前第87頁\共有148頁\編于星期二\9點MAX153工作原理MAX153是一款優(yōu)秀的ADC，它分兩次轉(zhuǎn)換輸入的模擬信號，先得出4MSB，鎖存，再得出4LSB，輸出。合理配置mode(pin7)、/RD和/WR(RDY)可以得到MAX153提供的三種工作模式。88當前第88頁\共有148頁\編于星期二\9點MAX153工作模式ReadMode(mode=0)轉(zhuǎn)換由/RD(pin8)下降沿驅(qū)動，轉(zhuǎn)換完畢有RDY和/INT提示，結(jié)果在/RD和/CS為低時讀取。當前第89頁\共有148頁\編于星期二\9點MAX153工作模式使用/INT的Write-ReadMode(mode=1)轉(zhuǎn)換自/WR下降沿開始，/WR上升沿完成4MSB轉(zhuǎn)換。轉(zhuǎn)換完成時，/INT由高變低，拉低/RD讀取便可。所有操作在/CS為低時才有效。當前第90頁\共有148頁\編于星期二\9點MAX153工作模式可得最快轉(zhuǎn)換速率的Write-ReadMode(mode=1)轉(zhuǎn)換自/WR下降沿開始，/WR上升沿完成4MSB轉(zhuǎn)換。在/INT由高變低前，拉低/RD讀取(在拉高/WR的250ns后，這時轉(zhuǎn)換已完成而/INT仍為高)。所有操作在/CS為低時才有效。當前第91頁\共有148頁\編于星期二\9點MAX153工作模式Pipe-LinedMode(mode=1)捆綁/WR和/RD所有操作在/CS為低時有效每次讀取的都是上次的轉(zhuǎn)換結(jié)果。當前第92頁\共有148頁\編于星期二\9點

TLC5510模擬輸入≤2V8bit精度轉(zhuǎn)換極限：20MHz控制信號只有CLK，接口簡單當前第93頁\共有148頁\編于星期二\9點TLC5510原理框圖94當前第94頁\共有148頁\編于星期二\9點TLC5510典型電路圖95當前第95頁\共有148頁\編于星期二\9點TLC5510時序圖96當前第96頁\共有148頁\編于星期二\9點ADC0820（8-BitHighSpeedμPCompatibleA/DConverter）管腳配置與主要性能參數(shù)：97當前第97頁\共有148頁\編于星期二\9點工作時序簡單易操作，能適合大部分要求98當前第98頁\共有148頁\編于星期二\9點MAX190（12BITSAMPLINGADC）99當前第99頁\共有148頁\編于星期二\9點并行控制時序（數(shù)據(jù)分兩次讀出）100當前第100頁\共有148頁\編于星期二\9點串行控制支持多種串行工作方式SPI,QSPI,MICOWIRE,TMS320SERIALINTERFACE101當前第101頁\共有148頁\編于星期二\9點SPI時序102當前第102頁\共有148頁\編于星期二\9點MAX191類同MAX190,但支持負電壓輸入，測量范圍

-5v+5v103當前第103頁\共有148頁\編于星期二\9點104ADS7816

12位模數(shù)轉(zhuǎn)換芯片當前第104頁\共有148頁\編于星期二\9點Page1051.功能說明12位輸出，200KHz采樣頻率。200KHz時功耗低至1.9mW。同步串行接口和一個串行輸入端。參考電壓范圍為100mV至5V。當前第105頁\共有148頁\編于星期二\9點Page1062.應用場景由于低功耗，體積小因此特別適用于電池供電的系統(tǒng)。遠距離或者是孤立的數(shù)據(jù)采集。當前第106頁\共有148頁\編于星期二\9點Page1073.管腳說明電源：8號為正VCC接口，4號為GND接口1號為參考電壓VREF輸入配置：5號管腳為片選7號管腳為數(shù)據(jù)同步時鐘輸入應用：2號管腳為正輸入3號管腳為反相輸入，一般接地當前第107頁\共有148頁\編于星期二\9點4.芯片說明Page108.參考電壓的范圍在100mV到5V之間，參考電壓直接決定了輸入電壓的范圍；外接參考時鐘的范圍從10KHz到3.2MHz；DOUT為數(shù)據(jù)串行輸出，輸出速率由DCLOCK決定；支持差分輸入，但是反相輸入的端口輸入電壓范圍為正負200mV，正相輸入電壓范圍為-200mV到VCC+200mV;當前第108頁\共有148頁\編于星期二\9點Page1095.電路連接下圖為ADS7816的典型電路連接：當前第109頁\共有148頁\編于星期二\9點Page1105.電路連接上圖電路連接幾點說明：1.Vcc和Vref端最好接0.1uF至10uF的電容以及5歐或10歐的電阻以濾除電源噪聲；2.輸入電壓范圍為0V-5V,此時參考電壓為5V；3.ADS7816的GND管腳應當為“模擬地”，應當避免與數(shù)字地直接連接；4.反相輸入一般應直接接到最近的地平面上；當前第110頁\共有148頁\編于星期二\9點Page1116.編程設計1.首先，CS端的低電平使得芯片被選中，芯片內(nèi)部自動進行一系列初始化工作；2.前1.5至2個時鐘周期為數(shù)據(jù)采樣時間，在DCLOCK的第二個下降沿之后，DOUT輸出使能，在接下來一個周期內(nèi)，輸出低電平，接下來的12個時鐘周期開始輸出AD轉(zhuǎn)化后的數(shù)據(jù)，從BIT11到BIT0一次串行輸出。3.接著，將CS管腳拉高再置低，接著數(shù)據(jù)又會從BIT11到BIT0再次串行輸出，如下圖：當前第111頁\共有148頁\編于星期二\9點Page1127.實際應用

下圖為ADS7816實際應用的電路連接當前第112頁\共有148頁\編于星期二\9點Page1137.實際應用下面是實際制作的ADS7816的數(shù)據(jù)采集模塊，分別為實物圖和PCB圖，上排中間的芯片為ADS7816.當前第113頁\共有148頁\編于星期二\9點第6章模／數(shù)轉(zhuǎn)換器6.6面對設計如何選擇和使用A／D轉(zhuǎn)換器1.如何確定A／D轉(zhuǎn)換器的位數(shù)應該考慮靜態(tài)精度動態(tài)精度114當前第114頁\共有148頁\編于星期二\9點應與測量裝置的精度相匹配。一方面要求量化誤差在誤差所占的比重要小，使它不顯著地擴大測量誤差；另一方面必須根據(jù)目前測量裝置的精度水平，對A/D轉(zhuǎn)換器的位數(shù)提出恰當?shù)囊蟆?15當前第115頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器⑴從靜態(tài)精度考慮要考慮量化誤差對輸出的影響。量化誤差與A／D轉(zhuǎn)換器位數(shù)有關(guān)。116當前第116頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器由圖可知10位以下誤差較大；11位以上誤差減小不明顯。圖6.22位數(shù)與誤差的關(guān)系位數(shù)誤差8910111213117當前第117頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器因此，取10～11位是合適的。從精度來看由于模擬信號是先測量后轉(zhuǎn)換，因此總誤差測量誤差量化誤差118當前第118頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器設測量誤差和量化誤差不相關(guān)。它們的標準差分別為eM和eq

。則總誤差的標準差為式中119當前第119頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器由圖6.23可知:ξ變化緩慢，eM減小不多。ξ↑，eM↓圖6.23ξ與的關(guān)系ξ0.10.30.50.70.91.01.11.21.31.4因此，取為0.3～0.5較為合適。120當前第120頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器

總之，A／D轉(zhuǎn)換器的精度應與測量裝置的精度相匹配。確定位數(shù)①量化誤差在總誤差中所占比例要小。②根據(jù)測量裝置的精度水平，合理提出位數(shù)要求。121當前第121頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器

目前，大多數(shù)測量裝置的精度值不小于0.1%～0.5%，故A／D轉(zhuǎn)換器的精度取0.05%～0.1%，相應的位數(shù)為10～11位，加上符號位，即為11～12位。⑵從動態(tài)平滑性的要求來考慮

位數(shù)不能太多，否則雖然q↓，但產(chǎn)生高頻小振幅量化噪聲。

一般來說，滿足靜態(tài)精度要求的位數(shù)，也能滿足動態(tài)平滑性的要求。122當前第122頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器2.如何確定A／D轉(zhuǎn)換器的轉(zhuǎn)換速率轉(zhuǎn)換速率—

每秒鐘能完成的轉(zhuǎn)換次數(shù)。其與轉(zhuǎn)換時間的關(guān)系：123當前第123頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器確定轉(zhuǎn)換速率時，應該考慮系統(tǒng)的采樣速率：若轉(zhuǎn)換時間為100s，則轉(zhuǎn)換速率為10千次/s。

設一個周期采10個樣點，那么A／D轉(zhuǎn)換器最高只能處理1kHz的模擬信號。若轉(zhuǎn)換時間為10s，則轉(zhuǎn)換速率為100千次/s，信號頻率可提高到10kHz。124當前第124頁\共有148頁\編于星期二\9點6.6

面對設計如何選擇和使用A／D轉(zhuǎn)換器3.如何確定是否要加采樣／保持器

原則上，采集變化非常緩慢的模擬信號（例如溫度）時，可不用采樣／保持器。其它模擬信號都要加采樣／保持器。125當前第125頁\共有148頁\編于星期二\9點第6章模／數(shù)轉(zhuǎn)換器6.7A／D轉(zhuǎn)換器與微機接口接口任務①轉(zhuǎn)換器收到微機發(fā)出的轉(zhuǎn)換指令，進行轉(zhuǎn)換。②當微機發(fā)出取數(shù)指令時，轉(zhuǎn)換結(jié)果存入微機內(nèi)存。126當前第126頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

1.接口設計中的問題需要解決的問題有以下三個：⑴數(shù)據(jù)輸出緩沖問題原因：計算機的數(shù)據(jù)總線是CPU與存儲器、I／O設備之間傳送數(shù)據(jù)的公共通道。要求：A／D轉(zhuǎn)換器的數(shù)據(jù)輸出端必須通過三態(tài)緩沖器與數(shù)據(jù)總線相連。127當前第127頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

當未被選中時，A／D轉(zhuǎn)換器的輸出呈高阻抗狀態(tài)，以免干擾數(shù)據(jù)總線上的數(shù)據(jù)傳送。下面分四種情況予以討論。芯片數(shù)據(jù)輸出端有三態(tài)緩沖器，且有三態(tài)控制端引腳相應芯片有ADC0809，AD7574。它們可以直接和微機數(shù)據(jù)總線相連。128當前第128頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

芯片不具備三態(tài)輸出緩沖器相應芯片有ADC1210。

這類芯片輸出端不能直接連到數(shù)據(jù)總線，必須外加三態(tài)緩沖器。芯片具有三態(tài)輸出緩沖器，且由片內(nèi)時序控制相應芯片有AD571和AD572。

這類芯片不能直接與數(shù)據(jù)總線相連，需要通過時序調(diào)整接口轉(zhuǎn)換。129當前第129頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

芯片有三態(tài)輸出緩沖器，且片內(nèi)時序與微機總線時序配合相應芯片有AD574A，

這類芯片的輸出端可直接和微機數(shù)據(jù)總線相連。⑵產(chǎn)生芯片選通信號和控制信號芯片選通信號—

地址信號。信號產(chǎn)生：由譯碼器產(chǎn)生地址信號。130當前第130頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

作用：給出地址信號，就選通了A／D芯片。譯碼器與地址總線連接①系統(tǒng)采用內(nèi)存映象I／O方式，需要全部地址線參與譯碼。②系統(tǒng)采用I／O映象方式，用部分低位地址線參與譯碼。內(nèi)存映象——I／O不單獨編址。I／O映象——I／O單獨編址。131當前第131頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

控制信號完成對A／D轉(zhuǎn)換器的讀寫控制不同微機其控制總線不相同：①8031單片機中，控制線共同控制A／D轉(zhuǎn)換器的讀／寫操作。當時，執(zhí)行寫操作；當時，讀操作。132當前第132頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

②8088CPU的PC機中，控制線共同控制A／D轉(zhuǎn)換器的讀／寫操作。

在利用微機地址總線、控制總線對A／D轉(zhuǎn)換器的讀／寫進行控制時，要注意時序匹配。時序匹配—

微機提供的控制信號的持續(xù)時間和相位關(guān)系滿足所用

A／D轉(zhuǎn)換器的控制要求。133當前第133頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

在接有采樣／保持器的數(shù)據(jù)采集系統(tǒng)中，要考慮采樣／保持器、A／D轉(zhuǎn)換器和CPU之間的時序配合問題。①用A／D轉(zhuǎn)換器的轉(zhuǎn)換狀態(tài)信號作為采樣／保持器的模擬開關(guān)的控制信號。保證A／D轉(zhuǎn)換與采樣／保持器的協(xié)調(diào)。目的：通常做法：134當前第134頁\共有148頁\編于星期二\9點6.7A／D轉(zhuǎn)換器與微機接口

②A／D轉(zhuǎn)換器的啟動轉(zhuǎn)換脈沖寬度應大