寄存器移位寄存器單向移位寄存器雙向移位寄存器第三節(jié)寄存器用來存放數(shù)據(jù)一、寄存器的分類1ppt課件

CT=0表示此端子為低電平時，四個觸發(fā)器的輸出為零。不受任何關聯(lián)數(shù)字影響，異步清除。（一）中規(guī)模寄存器74175RG4表示四個觸發(fā)器構成的寄存器。C1表示此端子是時鐘，且上升沿有效。1.邏輯符號

2.功能二、寄存器關聯(lián)數(shù)字是1，關聯(lián)到時序塊的輸入端數(shù)據(jù)送到觸發(fā)器的輸出。2ppt課件

假設4是低位寄存器，1是高位寄存器。由D觸發(fā)器的特性方程可知：

在移位脈沖的作用下，低位觸發(fā)器的狀態(tài)送給高位，作為高位的次態(tài)輸出。左移寄存器3ppt課件欲存入數(shù)碼1011：1011采用串行輸入

只有一個數(shù)據(jù)輸入端？解決的辦法：在4個移位脈沖的作用下，依次送入數(shù)碼。左移寄存器：先送高位，后送低位。右移寄存器：先送低位，后送高位。由于該電路為一左移寄存器，數(shù)碼輸入順序為：10114ppt課件欲存入數(shù)碼1011，即D1D2D3D4=101110115ppt課件（二）四位雙向移位寄存器7419474194功能表

輸入輸出0

X XX…X

X

XX0000

↑Xd0…d3

1

1X

d0

d1d2d31

0

XX…X

X

X

XQ0n

Q1nQ2nQ3n1

↑1X…X

0

1

XQ0nQ1nQ2n

↑

0X…X

0

1

XQ0nQ1nQ2n1↑

XX…X

1

0

1Q1nQ2nQ3n↑

XX…X

1

0

0Q1nQ2nQ3n

1XXX…X00X

Q0n

Q1n

Q2nQ2n

R

CP

DSRD0…D3

MB

MADSLQ0n+1

Q1n+1Q2n+1Q3n+110106ppt課件LIBRARYIEEEUSEIEEE.std_logic_1164.all;ENTITYvshiftregISPORT(CP，R，DSR,DSL:INSTD_LOGIC;S:STD_LOGIC_VECTOR(2DOWNTO0);--FUNCTIONSELECTD:STD_LOGIC_VECTOR(7DOWNTO0);--DATAINQ:OUTSTD_LOGIC_VECTOR(7DOWNTO0));

--DATAOUTENDvshiftreg;ARCHITECTUREvshiftreg_archOFvshiftregISSIGNALIQ:STD_LOGIC_VECTOR(7DOWNTO0);BEGIN用VHDL程序實現(xiàn)8位移位寄存器

定義一個中間信號IQ（二）四位雙向移位寄存器741947ppt課件PROCESS(CP,R,IQ)BEGINIF(R=‘1’)THENIQ<=(OTHERS=>‘0’);--異步清除

ELSIF(CP’EVENTANDCP=‘1’)THEN

CASECONV_INTEGER(S)IS WHEN0=>NULL;--保持

WHEN1=>IQ<=D;--預置

WHEN2=>IQ<=DSR&IQ(7DOWNTO1);--右移

WHEN3=>IQ<=IQ(6DOWNTO0)&DSL;--左移

WHEN4=>IQ<=IQ(0)&IQ(7DOWNTO1);--循環(huán)右移

WHEN5=>IQ<=IQ(6DOWNTO0)&IQ(7);--循環(huán)左移

WHEN6=>IQ<=IQ(7)&IQ(7DOWNTO1);--算數(shù)右移

WHEN7=>IQ<=IQ(6DOWNTO0)&‘0’;--算數(shù)左移

WHENOTHERS=>NULL;ENDCASE;ENDIF;Q<=IQ;ENDPROCESS;ENDvshiftreg_arch;R信號為異步清零，不考慮CP信號。

用CONV_INTEGER將S所屬數(shù)據(jù)類型STD_LOGIC_VECTOR轉換到整數(shù)類型。

根據(jù)MA、MB、MC的值，用CASE語句描述了8種移位操作。

在CASE語句中，用WHENOTHERS覆蓋沒有考慮到的值域?！癗ULL”語句描述無任何操作，即保持原狀態(tài)。

8ppt課件2.環(huán)形計數(shù)器1.數(shù)據(jù)轉換3.扭環(huán)形計數(shù)器4.分頻器（四）寄存器的應用9ppt課件1.七位串行并行轉換CPR

CP

Q0Q1Q2Q3Q4Q5Q6Q7

MAMB=Q7

操作

0

00000

0

0

0

1SRG4CT=0C41→/2←

1Q0Q1Q2Q303,4DDSR1,4D0113,4D3,4D3,4D2,4DMB1M0374194SRG4CT=0C41→/2←

1Q4Q5Q6Q7103,4D（1）1,4D1113,4D3,4D3,4D2,4DMA1M0374194（2）MBMA00000000111并行送數(shù)清零1

D0

0111

1

1

1

1串行輸入1111D011100右移2

D1

D0011

1

1

1

11111D1D0110右移串行并行10ppt課件七位并行串行

CP

Q0Q1Q2Q3Q4Q5Q6Q7

MAMB操作

1

0D0

D1

D2

D3

D4

D5

D6

101并行送數(shù)啟動2

1

0

D0

D1

D2

D3

D4

D510右移3

110

D0

D1

D2

D3

D410右移&&CPSRG4CT=0C41→/2←

1Q0Q1Q2Q303,4DDSR1,4D103,4D3,4D3,4D2,4DMB1M0374194SRG4CT=0C41→/2←

1Q4Q5Q6Q703,4D（1）1,4D3,4D3,4D3,4D2,4DMA1M0374194（2）MBMA串行輸出11D0D1D2D3D4D5D6D6D00D4D2D5D1D3D501D3D1D4D0D2直到Q5Q4Q3Q2Q1Q0=111111D01111011重新預置111ppt課件例1：用74195構成M=4的環(huán)形計數(shù)器。2.環(huán)形計數(shù)器SRG4CT=0M1[SHIFT]M2[LOAD]2,3DK1LOADCPQ0Q1Q2Q31C3/1→

1,3KQ3J1,3J0002,3D啟動１

０

０

００

１

０

００

０

１

００

０

０

１

態(tài)序表

Q0Q1Q2Q3注意：（1）電路除了有效計數(shù)循環(huán)外，還有五個無效循環(huán)。（2）不能自啟動，工作時首先在LOAD加啟動信號進行預置。12ppt課件環(huán)形計數(shù)器設計（2）判斷觸發(fā)器個數(shù)：

計數(shù)器的模Ｍ＝n(n為移位寄存器的個數(shù))。（1）連接方法：

將移位寄存器的輸出Q3反饋到Ｊ、K輸入端。13ppt課件1000110011101111011100110