清華大學(xué)出版社計(jì)算機(jī)組成原理黃穎等主編計(jì)算機(jī)組成原理第三章數(shù)字電路和邏輯電路基礎(chǔ)3.1

布爾代數(shù)3.2

邏輯函數(shù)的化簡3.2.1

代數(shù)化簡法[例1]

化簡F

=

A￠B￠C￠+

A￠B￠C

+

A￠BC

+

ABC￠+

ABC[解]F

=A￠B￠C￠+A￠B￠C

+A￠BC

+ABC￠+ABC=

A￠B￠C￠+

A￠B￠C

+

A￠BC

+

ABC

+

ABC

+

ABC￠=

(

A￠B￠C￠+

A￠B￠C)

+(

A￠BC

+

ABC)

+(

ABC

+

ABC￠)=

A￠B￠(C￠+

C)

+

BC(

A￠+

A)

+

AB(C￠+

C)=

A￠B￠+

BC

+

AB3.2.2

卡諾圖化簡法[例2]

化簡F

=

A￠C￠D￠+

A￠BC￠+

A￠BD

+

B￠C￠D￠+

AC

+

BCD

+

AB￠D￠3.3

組合邏輯電路3.3.1加法器3.3.2譯碼器3.3.3算術(shù)邏輯單元3.3.4

數(shù)據(jù)選擇器3.4

時序邏輯電路組合邏輯電路的輸出僅與門電路有關(guān)，與

電路的原狀態(tài)沒有關(guān)系，也就是網(wǎng)絡(luò)中沒

有記憶特性。時序邏輯電路的特點(diǎn)是任意

時刻的輸出不僅取決于該時刻的輸入，而

且和電路的原狀態(tài)有關(guān)。時序邏輯電路邏

輯功能上的特點(diǎn)決定了時序邏輯電路在結(jié)

構(gòu)上的特點(diǎn)是：（1）電路上包含存儲元件，通常由觸發(fā)器構(gòu)成；（2）存儲元件的輸出

和電路的輸入之間存在反饋連接。3.4.1

觸發(fā)器3.4.2

寄存器和移位寄存器1、數(shù)碼寄存器2、移位寄存器3.4.3

計(jì)數(shù)器3.5

陣列邏輯電路ROM只能讀取數(shù)據(jù)，而不能寫入信息。ROM的特點(diǎn)就是具有非易失性，即在一定條件下將二值數(shù)據(jù)寫入ROM后，這些數(shù)據(jù)不會因?yàn)樾酒綦姸鴵p失，所以在計(jì)算機(jī)的BIOS中就使用ROM來存儲相關(guān)函數(shù)。只讀存儲器按照編程方式可以劃分為掩模式ROM，PROM，EPROM，E2PROM和FlashMemory等。RAM可以根據(jù)需要隨時向存儲器里寫入數(shù)據(jù)或者從中讀取數(shù)據(jù)，根據(jù)所采用的存儲單元工作原理的不同，可以將隨機(jī)存儲器分為靜態(tài)隨機(jī)存儲器（SRAM）和動態(tài)隨機(jī)存儲器（DRAM）。3.5.1

只讀存儲器ROM1、掩模式ROM掩模式ROM所存儲的數(shù)據(jù)是在ROM芯片制造過程中固化到芯片內(nèi)部的，芯片出廠后是無法更改的。這種芯片具有結(jié)構(gòu)簡單，價格低廉和可靠性高等特點(diǎn)，適合批量生產(chǎn)。生產(chǎn)廠家可以根據(jù)用戶要求生產(chǎn)專用的掩模式ROM。掩模式ROM一般包括地址譯碼矩陣，存儲單元矩陣和輸出緩沖區(qū)3個組成部分。2、可編程只讀存儲器（PROM）3、可擦除可編程只讀存儲器（EPROM）可擦除可編程ROM可以分為兩種，一種為EPROM，一種為E2PROM。4、快閃存儲器（Flash

Memory）Flash

memory是近年來應(yīng)用廣泛的一種新型存儲器，可歸屬于E2PROM。其特點(diǎn)是在不加電的情況下能長期保持存儲的信息。它既有ROM的特點(diǎn)，又有高速的存取性能，擦除改寫比較方便，功耗也比較低。一些新型的主板上也使用Flash

memory技術(shù)，使BIOS升級變得更為方便。目前主要有基于NOR技術(shù)和NAND技術(shù)的Flash

Memory。3.5.2

隨機(jī)存取儲存器（RAM）RAM可以分為SRAM和DRAM。SRAM內(nèi)部使用的是類似D觸發(fā)器的電路，只要不對它斷電，存放在里面的數(shù)據(jù)就可以長久保存，而且它的速度很快，所以SRAM廣泛應(yīng)用于Cache中。而DRAM則使用由晶體管和小電容組成的存儲單元構(gòu)成的陣列來存放數(shù)據(jù)，通過電容的充電和放電來存放0和1。由于電容的放電現(xiàn)象，需要外部電路不斷的進(jìn)行刷新。3.5.3

可編程邏輯器件（PLD）FPGA主要有四個組成部分：（1）可配置邏輯塊（ConfigurableLogicBlock，CLB）（2）可編程輸入輸出塊（Input/OutputBlock，IOB）（3）可編程內(nèi)部連線（ProgrammableInterconnect，PI）（4）重構(gòu)邏輯的程序存儲器。3.6VHDL硬件描述語言3.6.1

VHDL語法一個VHDL程序可由實(shí)體（Entity），結(jié)構(gòu)體（Architecture），程序包（Package），庫（library）和配置（Configuration）5個部分組成。例1：二選一電路的VHDL描述LIBRARY

IEEE；USEIEEE.STD_LOGIC_1164.ALL；--ENTITY

DECLARATIONENTITY

mux21

ISPORT

(d0，d1，sel：IN

STD_LOGIC；q：OUT

STD_LOGIC)；END

mux21；--

ARCHITECTUREBODYARCHITECTURE

behav

OF

mux21

ISSIGNAL

tmp：STD_LOGIC；BEGINPROCESS(d0，d1，sel)BEGINtmp<=(d0AND

sel)OR

(d1AND

(NOTsel))；q

<=

tmp；END

PROCESS；END

behav；圖3.29

二選一器件的邏輯電路圖（對應(yīng)上述VHDL代碼）實(shí)體ENTITY

實(shí)體名IS【類屬參數(shù)說明】；【端口說明】；END

實(shí)體名；結(jié)構(gòu)體ARCHITECTURE

結(jié)構(gòu)體名OF

實(shí)體名IS

[定義語句]內(nèi)部信號，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義；BEGIN[并行處理語句]；END

結(jié)構(gòu)體名；子結(jié)構(gòu)(1)

BLOCK語句結(jié)構(gòu)(2)

PROCESS語句結(jié)構(gòu)(3)

SUBPROGRAMS結(jié)構(gòu)庫和包集合庫（Library）是經(jīng)編譯后的數(shù)據(jù)的集合，存放包集合定義、實(shí)體定義以及結(jié)構(gòu)體定義。在VHDL語言中，庫的說明總是放在設(shè)計(jì)單元的最前面：Library

＜庫名＞Use

＜庫名＞．＜包名＞．a(chǎn)11；Package

＜包名＞IS［外部子程序說明］

［外部常量說明］［外部元件模板］

［外部類型說明］［屬性說明］ ［屬性指定］end

［＜包名＞］Package body

＜包名＞IS［外部子程序體］［內(nèi)部子程序說明］［內(nèi)部子程序體］［內(nèi)部常量說明］［內(nèi)部類型說明］end

［＜包名＞］數(shù)據(jù)類型、運(yùn)算操作符類別含義說明場合信號全局量ARCHITECTURE、PACKAGE、ENTITY變量局部量PROCESS、FUNCTION、PROCEDURE常量全局量以上兩種場合均可數(shù)據(jù)類型含義整數(shù)整數(shù)32位實(shí)數(shù)浮點(diǎn)數(shù)位邏輯“0”或“1”位矢量一組位數(shù)據(jù)布爾量邏輯“假”和“真”字符ASCII字符時間時間單位fs，ps，ns等錯誤等級NOTE，WARNING，ERROR，F(xiàn)AILURE自然數(shù)