CISC體系和RISC是近（3）一但仍然沒(méi)

CISC體系和RISC是近（3）一但仍然沒(méi)

【摘要】：本文首先簡(jiǎn)要說(shuō)明了現(xiàn)代計(jì)算機(jī)的兩種主要體系結(jié)構(gòu)RISC體系，指出了基于馮·諾伊曼體系結(jié)構(gòu)的現(xiàn)代計(jì)算機(jī)體系存在的問(wèn)題及研究重點(diǎn)，并展望了未來(lái)計(jì)算機(jī)體系的發(fā)展方向?！娟P(guān)鍵詞】：體系結(jié)構(gòu)；CIST體系；RISC體系

一、引言

計(jì)算機(jī)體系結(jié)構(gòu)主要指計(jì)算機(jī)的系統(tǒng)化設(shè)計(jì)和構(gòu)造，不同的計(jì)算機(jī)體系結(jié)構(gòu)適用于不同的需求或應(yīng)用?，F(xiàn)代計(jì)算機(jī)的兩種主要體系結(jié)構(gòu)是CISC體系和RISC體系。其中20年的研究主流。而隨著計(jì)算機(jī)應(yīng)用的普及，RISC結(jié)構(gòu)也出現(xiàn)了許多與以多媒體處理和個(gè)人移動(dòng)計(jì)算機(jī)為主要內(nèi)容的應(yīng)用趨勢(shì)的不協(xié)調(diào)。為了消除這些不協(xié)調(diào)，未來(lái)計(jì)算機(jī)體系結(jié)構(gòu)將會(huì)向什么方向發(fā)展呢?本文將對(duì)這些問(wèn)題進(jìn)行闡述和說(shuō)明。

二、兩種主要的計(jì)算機(jī)體系結(jié)構(gòu)說(shuō)明

當(dāng)今的計(jì)算機(jī)體系結(jié)構(gòu)，從傳統(tǒng)意義指令界面上來(lái)看基本劃分成兩大類：一類是CISC體系結(jié)構(gòu)，如INTEL的X86芯片，另一類是RISC體系結(jié)構(gòu)，如SPARC、MIPS、POWERPC、等。不管是CISC體系結(jié)構(gòu)還是RISC體系結(jié)構(gòu)，人們?cè)谟?jì)算機(jī)體系結(jié)構(gòu)的設(shè)計(jì)上均追求兩方面的目標(biāo)：1．面向應(yīng)用（軟件）描述方面設(shè)計(jì)的計(jì)算機(jī)體系在面向應(yīng)用（軟件）描述方面使得自己的指令語(yǔ)義層次比較高，這點(diǎn)CISC較為明顯，因?yàn)樗性S多指令可以直接支持高級(jí)語(yǔ)言的語(yǔ)義。而RISC則比較隱蔽，它是靠精簡(jiǎn)指令的優(yōu)化編譯（即通過(guò)若干條精簡(jiǎn)指令有機(jī)組合）來(lái)支持高級(jí)語(yǔ)言的語(yǔ)義。2．面向應(yīng)用處理方面設(shè)計(jì)的計(jì)算機(jī)體系在面向應(yīng)用處理方面，使得自己的指令處理速度明顯提高，進(jìn)而加速應(yīng)用處理的速度。這點(diǎn)RISC表現(xiàn)的比較明顯，因?yàn)樗闹噶钣布g碼直接實(shí)現(xiàn)和采用流水線技術(shù)等大大提高了它的處理速度，而在CISC中，當(dāng)初增加硬件的資源支持復(fù)雜的高層次的語(yǔ)義的指令，本身就意味著提高應(yīng)用的處理速度。在過(guò)去的20年里，RISC技術(shù)不斷發(fā)展，逐漸取代C1SC成為工作站和服務(wù)器的主流技術(shù)。RISC計(jì)算機(jī)以超標(biāo)量、流水線、亂序執(zhí)行、預(yù)取指令/數(shù)據(jù)、分支預(yù)測(cè)和指令取消等硬件技術(shù)和相應(yīng)的基于編譯器的優(yōu)化技術(shù)為核心，利用指令級(jí)并行，在高端工作站和服務(wù)器領(lǐng)域占據(jù)了絕對(duì)的統(tǒng)治地位。

三、當(dāng)前計(jì)算機(jī)體系結(jié)構(gòu)存在的問(wèn)題

60多年來(lái)，馮·諾伊曼體系結(jié)構(gòu)為世界眾多的科學(xué)家精心地構(gòu)造，從而創(chuàng)造了今天的計(jì)算機(jī)世界。馮·諾伊曼的偉大發(fā)明，其核心有三點(diǎn)：（1）二進(jìn)制；（2）存儲(chǔ)模型；個(gè)時(shí)刻只有一個(gè)操作的串行機(jī)制。雖然在計(jì)算機(jī)界，眾多的國(guó)家專家在研究多值理論，但至今幾乎沒(méi)有突破二進(jìn)制的體系。人們利用了很多存儲(chǔ)管理的軟件技術(shù)和方法，力圖將一維的存儲(chǔ)模型改為二維的，

1

主即為并以當(dāng)也就是在較短時(shí)間或較CISC體系還

有逃出馮氏存儲(chǔ)模型和寄存器存儲(chǔ)的結(jié)構(gòu)，使得在串行機(jī)制上進(jìn)行新的突破將十分困難。主即為并以當(dāng)也就是在較短時(shí)間或較CISC體系還要表現(xiàn)在：1．操作瓶頸制約因?yàn)轳T·諾伊曼體系結(jié)構(gòu)本質(zhì)包括串行性、順序性的控制機(jī)理。對(duì)數(shù)據(jù)相關(guān)和資源的控制和仲裁均是人為決定。因此構(gòu)成了時(shí)間和空間的極大開銷，造成馮氏數(shù)據(jù)流的擁塞，大家熟知的馮·諾伊曼瓶頸問(wèn)題。2．算法的制約馮氏體系的很大貢獻(xiàn)在于將所有應(yīng)用問(wèn)題建立在四則運(yùn)算和邏輯運(yùn)算的組合算法，寄存器為基本模型的存儲(chǔ)體系上，但它在基本操作控制上仍是一種串行機(jī)制，不具備構(gòu)造一個(gè)并行算法的基礎(chǔ)。在串行的模型上去建立并行算法，必定會(huì)帶來(lái)本質(zhì)的困難和效率的損失。3．存儲(chǔ)模型的制約存儲(chǔ)模型在馮·諾伊曼體系結(jié)構(gòu)當(dāng)中是一種被動(dòng)式的訪問(wèn)機(jī)制，不能真正體現(xiàn)人類在并行操作行為中經(jīng)常反映的無(wú)破壞性操作和平等交互賦值運(yùn)行的需求，因此馮·諾伊曼的存儲(chǔ)模型結(jié)構(gòu)僅能在運(yùn)行時(shí)以空間為代價(jià)進(jìn)行復(fù)制或以時(shí)間為代價(jià)進(jìn)行選擇來(lái)替代這種制約。前，計(jì)算機(jī)求解一般過(guò)程如圖1所示，而以上三大制約的存在，嚴(yán)重阻礙了計(jì)算機(jī)的處理速度及信息處理能力。

圖1計(jì)算機(jī)問(wèn)題求解過(guò)程圖

由圖1可見(jiàn)：計(jì)算機(jī)在求解時(shí)，經(jīng)過(guò)時(shí)間往往多于求解時(shí)間幾個(gè)數(shù)量級(jí)，如果以上三大制約瓶頸消除了，我們就可用更簡(jiǎn)捷的方式求解同樣規(guī)模的問(wèn)題，少空間內(nèi)求解，最大發(fā)揮計(jì)算機(jī)的潛力。然而，現(xiàn)有計(jì)算機(jī)體系結(jié)構(gòu)，無(wú)論是是RISC體系，它們本質(zhì)上都屬于馮·諾伊曼體系結(jié)構(gòu)范疇，只是在指令界面的特征上有所區(qū)別而已，難以消除以上制約，因此它們的固有缺陷再所難免。

四、計(jì)算機(jī)體系結(jié)構(gòu)的研究重點(diǎn)

1．對(duì)并行體系結(jié)構(gòu)的研究眾所周知，在計(jì)算機(jī)領(lǐng)域中，并行是實(shí)現(xiàn)計(jì)算能力突破的根本手段。由于與并行體系結(jié)構(gòu)相對(duì)的是當(dāng)前使用的串行結(jié)構(gòu)，串行結(jié)構(gòu)上的效率提升始終不是無(wú)限制的，而在嵌入式領(lǐng)域中，專用的并行結(jié)構(gòu)在當(dāng)前的技術(shù)條件下提升性能和功耗效率已經(jīng)達(dá)到10-1000倍。所以，現(xiàn)在不少商業(yè)通用處理器在生產(chǎn)上已經(jīng)傾向于轉(zhuǎn)向多處理器體系結(jié)構(gòu)，或者CMP，或者SMT，或者二者兼而有之，而不是僅僅只試圖提高單一處理器的IPC，這是一個(gè)很大的轉(zhuǎn)變。然而，并行應(yīng)用程序的開發(fā)是一個(gè)緩慢而且費(fèi)心的過(guò)程。只有那些有巨大的計(jì)算需求或者有嚴(yán)格的預(yù)算和功耗限制的人才會(huì)去開發(fā)。雖然目前很多關(guān)于并行編譯器和軟件開發(fā)工具的研究會(huì)對(duì)設(shè)計(jì)可用的并行系統(tǒng)有益，但是只有為并行軟件設(shè)計(jì)出更好的并行系統(tǒng)，才是關(guān)鍵所在。一些早期的研究為新的并行體系結(jié)構(gòu)作了嘗試。原始的數(shù)據(jù)流結(jié)構(gòu)由于只關(guān)注并行而忽略局部性和可預(yù)測(cè)性而最終導(dǎo)致失敗，但它確實(shí)又提供了一個(gè)真實(shí)的并行結(jié)構(gòu)例子。后來(lái)人們又在數(shù)據(jù)流的思想上進(jìn)行了局部性方面的研究，但這方面的工作進(jìn)行的還遠(yuǎn)遠(yuǎn)不夠。

2

但他由這是很例如：

像數(shù)據(jù)流、緩存及前瞻技術(shù)的各種組合都值得深入研究。但他由這是很例如：2．對(duì)功耗敏感的體系結(jié)構(gòu)進(jìn)行研究假如計(jì)算機(jī)性能和容量能夠以過(guò)去的速度繼續(xù)增長(zhǎng)，對(duì)于功耗敏感的體系結(jié)構(gòu)的研究是十分重要的。對(duì)于功耗敏感的體系結(jié)構(gòu)，靜態(tài)和動(dòng)態(tài)功耗方面的考慮已成為處理器設(shè)計(jì)過(guò)程中最大的限制。盡管計(jì)算機(jī)工作者對(duì)于“動(dòng)態(tài)可調(diào)整結(jié)構(gòu)”的研究進(jìn)行了很多的工作，們?nèi)〉玫男阅苁找嬲饾u遞減，并且它的復(fù)雜性使其難以應(yīng)用到系統(tǒng)的大部分部件中去。于它是以指數(shù)級(jí)形式上升的，設(shè)計(jì)先進(jìn)體系結(jié)構(gòu)和嵌入式應(yīng)用要時(shí)刻考慮功耗問(wèn)題，重要的。并且功耗問(wèn)題和可靠性問(wèn)題之間的關(guān)系非常密切，一定要一同考慮。3．設(shè)計(jì)能夠高效開發(fā)顯示并行的結(jié)構(gòu)新結(jié)構(gòu)性能的提升主要來(lái)源于開發(fā)更多的并行，因?yàn)榱魉€深度和時(shí)鐘速率有局限性。顯示并行的方法能夠用于提高那些易提取并行性代碼的性能。這方面存在很多的挑戰(zhàn)，確定片上該集成何種機(jī)制能夠提高這部分代碼的可擴(kuò)展性：確定CMP中PE的最佳粒度：要擴(kuò)大那些能夠有效地運(yùn)行在并行結(jié)構(gòu)上的代碼類型；找到有效的方法來(lái)消除引腳接口的瓶頸。目前引腳接口的瓶頸已經(jīng)成為影響性能的一大因素，因?yàn)橐_數(shù)增長(zhǎng)的速度要遠(yuǎn)遠(yuǎn)小于片上可集成的晶體管數(shù)目增長(zhǎng)的速度。4．開發(fā)隱式并行的大指令窗口的體系結(jié)構(gòu)開發(fā)單線索代碼中的隱式并行方面的研究也十分重要。目前的體系結(jié)構(gòu)可開發(fā)的隱式并行與代碼中存在的隱式并行相差有1-2個(gè)數(shù)量級(jí)。這方面的研究之所以重要是因?yàn)椋旱谝唬^大多數(shù)代碼無(wú)法顯示并行化。第二，體系結(jié)構(gòu)時(shí)鐘速率方面的限制也強(qiáng)迫我們必須轉(zhuǎn)向開發(fā)更多的并行。這些研究領(lǐng)域不能被分割開，在最好的情況下，不是將各種研究機(jī)制復(fù)雜地組合在一起，而是應(yīng)該研究出一種從根本上，簡(jiǎn)潔的底層機(jī)制一次性解決上述問(wèn)題。

五、計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展方向

近十幾年來(lái)，計(jì)算機(jī)技術(shù)得到迅猛發(fā)展和普及，使得從事各種技術(shù)工作的人員對(duì)計(jì)算機(jī)的了解普遍加深。但由于技術(shù)層次的多面性和應(yīng)用的差異性，特別是發(fā)展的迅猛和不均勻所帶來(lái)的迷惑性，使人們不易看清某個(gè)方面的具體發(fā)展現(xiàn)狀。計(jì)算機(jī)體系結(jié)構(gòu)是設(shè)計(jì)計(jì)算機(jī)應(yīng)用系統(tǒng)的一個(gè)重要參考因素，是一個(gè)近來(lái)較受關(guān)注的話題。根據(jù)目前計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展?fàn)顩r來(lái)看，未來(lái)一段時(shí)間，計(jì)算機(jī)體系結(jié)構(gòu)將向以下幾個(gè)方向發(fā)展：1．VLIW體系VLIW指的是一種指令集設(shè)計(jì)思想與技術(shù)，它利用編譯器把若干個(gè)簡(jiǎn)單的、無(wú)相互依賴的操作壓縮到同一個(gè)很長(zhǎng)的指令字中。當(dāng)超長(zhǎng)指令字被從Cache或主存取進(jìn)處理器時(shí)，可以容易地分割出各個(gè)操作，并一次性分別分派到多個(gè)獨(dú)立的執(zhí)行單元中并行執(zhí)行。2．單芯片多處理器體系單芯片多處理器是隨著VLSI工藝水平的提高自然會(huì)想到的一個(gè)方向。在0.25mm工藝下，單片可以集成20個(gè)21064（32kCache）；在2010年將實(shí)現(xiàn)的0.07mm工藝下，單片可以集成60個(gè)21064水平的微處理器。不遠(yuǎn)的將來(lái)，現(xiàn)今的SMP系統(tǒng)可以完全集成在一個(gè)芯片內(nèi)，其性能提高顯然是誘人的。3．多線程體系多線程技術(shù)結(jié)合了指令級(jí)現(xiàn)場(chǎng)交換和順序調(diào)度技術(shù)，是數(shù)據(jù)流模型和馮·