在片外圍電路本節(jié)介紹C54x的在片外圍電路主要內(nèi)容1.綜述2.通用I/O引腳3.定時(shí)器4.時(shí)鐘發(fā)生器5.串行口6.小結(jié)1,在片外圍電路綜述不同型號(hào)的C54x芯片的在片外圍電路不一定相同，通常包括以下部分：通用I/O引腳定時(shí)器時(shí)鐘發(fā)生器主機(jī)接口軟件可編程等待狀態(tài)發(fā)生器可編程分區(qū)開(kāi)關(guān)串行口在片外圍電路有一組控制寄存器和數(shù)據(jù)寄存器，它們與CPU寄存器一樣，也映象到數(shù)據(jù)存儲(chǔ)器0頁(yè)。外圍電路的工作就是受這些存儲(chǔ)器映象寄存器控制的，它們也可以用來(lái)傳送數(shù)據(jù)。尋址存儲(chǔ)器映象外圍電路寄存器均需要2個(gè)機(jī)器周期。2,通用I/O引腳－BIO

BIO

：分支轉(zhuǎn)移控制輸入引腳用于時(shí)間要求苛刻的循環(huán)中?？梢杂盟O(jiān)控外圍設(shè)備的狀態(tài)。根據(jù)其引腳的狀態(tài)決定分支轉(zhuǎn)移的去向，以替代中斷。如：XC2，BIO；如果

BIO引腳為低電平，則

i2;執(zhí)行后面的

1條雙字或

2條 i3;單字指令；否則執(zhí)行

2條 i4;NOP指令。通用I/O引腳－XF

XF：外部標(biāo)志輸出引腳用于向外部器件發(fā)出信號(hào)。如:SSBXXF;將外部標(biāo)志引腳置1。如:RSBXXF;將外部標(biāo)志引腳置0。3,定時(shí)器

片內(nèi)定時(shí)器是一個(gè)軟件可編程定時(shí)器，可以用來(lái)周期性地產(chǎn)生中斷。定時(shí)器主要由三個(gè)寄存器組成：定時(shí)器寄存器TIM：減1計(jì)數(shù)器定時(shí)器周期寄存器PRD：存放時(shí)間常數(shù)控制寄存器TCR

：包含定時(shí)器的控制和狀態(tài)位定時(shí)器組成框圖TCR的結(jié)構(gòu)和功能

名稱復(fù)位值功能保留位—保留，讀成0soft0結(jié)合起來(lái)使用，以決定在用高級(jí)編程語(yǔ)言調(diào)試程序遇到斷點(diǎn)時(shí)定時(shí)器的工作狀態(tài)free0PSC—定時(shí)器預(yù)先定標(biāo)計(jì)數(shù)器TRB—定時(shí)器重新加載位TSS0定時(shí)器停止?fàn)顟B(tài)位TDDR0000定時(shí)器分頻系數(shù)定時(shí)器工作原理在正常工作情況下，當(dāng)TIM減到0后，PRD中的時(shí)間常數(shù)自動(dòng)地加載到TIM。當(dāng)系統(tǒng)復(fù)位或者定時(shí)器單獨(dú)復(fù)位（TRB置1）時(shí)，PRD中的時(shí)間常數(shù)重新加載到TIM。復(fù)位后，定時(shí)器控制寄存器（TCR）的停止?fàn)顟B(tài)位TSS=0，定時(shí)器啟動(dòng)工作，時(shí)鐘信號(hào)CLKOUT加到預(yù)先定標(biāo)計(jì)數(shù)器PSC。PSC也是一個(gè)減1計(jì)數(shù)器，每當(dāng)復(fù)位或其減到0后，自動(dòng)地將定時(shí)器分頻系數(shù)TDDR加載到PSC。PSC在CLKOUT作用下，作減1計(jì)數(shù)。當(dāng)PSC減到0，產(chǎn)生一個(gè)借位信號(hào)，令TIM作減1計(jì)數(shù)。TIM減到0后，產(chǎn)生大師中斷信號(hào)TINT，傳送至CPU和定時(shí)器輸出引腳TOUT。由上述流程可見(jiàn)，定時(shí)中斷的周期為：

CLKOUT×（TDDR＋1）×（PRD＋1）其中，CLKOUT為時(shí)鐘周期，TDDR和PRD分別為定時(shí)器的分頻系數(shù)和時(shí)間常數(shù)。4,時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器為C54x提供時(shí)鐘信號(hào)。它由兩部分組成：內(nèi)部振蕩器鎖相環(huán)（PLL）電路

C54x內(nèi)部的PLL兼有頻率放大和信號(hào)提純的功能，從而外部頻率源的頻率可以較CPU的CLKOUT低。時(shí)鐘發(fā)生器要求有一個(gè)參考時(shí)鐘輸入，可以是：晶體振蕩器外部時(shí)鐘信號(hào)PLL的形式硬件配置的PLL：設(shè)定引腳的狀態(tài)，選定時(shí)鐘方式。用于C541、C542、C543、C545和C546軟件可編程的PLL：提供各種時(shí)鐘乘法器系數(shù)，能直接接通和關(guān)斷PLL。用于C545A、C546A和C5481.硬件配置PLL的時(shí)鐘頻率設(shè)定方法： 通過(guò)3個(gè)引腳CLKMD1、CLKMD2和CLKMD3來(lái)確定時(shí)鐘方式。2.軟件可編程PLL的時(shí)鐘設(shè)定方法： 軟件可編程PLL的靈活性很高，它有兩個(gè)工作模式：PLL模式和DIV模式。包括：時(shí)鐘定標(biāo)器：用來(lái)設(shè)置時(shí)鐘的倍頻系數(shù)時(shí)鐘方式寄存器：用來(lái)設(shè)置PLL。PLL鎖定定時(shí)器：用來(lái)設(shè)定從DIV模式進(jìn)入到PLL模式的延遲時(shí)間。PLL模式：將輸入時(shí)鐘CLKIN的頻率乘一個(gè)系數(shù)后，作為CPU的時(shí)鐘CLKOUT?？捎玫南禂?shù)有31個(gè)，范圍是：0.25~15。DIV模式：將輸入時(shí)鐘CLKIN的頻率除以2或4后，作為CPU的時(shí)鐘CLKOUT。在此模式下，PLL電路被關(guān)閉，以降低功耗。 時(shí)鐘方式寄存器CLKMD用來(lái)設(shè)置和控制時(shí)鐘。復(fù)位時(shí)，它的值由3個(gè)外部引腳決CLKMD1、CLKMD2和CLKMD3決定，見(jiàn)下表。

復(fù)位后，可以通過(guò)設(shè)置CLKMD寄存器來(lái)設(shè)置時(shí)鐘的工作方式。CLKMD寄存器的結(jié)構(gòu)如下圖所示。 當(dāng)時(shí)鐘發(fā)生器進(jìn)入PLL模式的時(shí)候，PLL需要一段時(shí)間才能進(jìn)入穩(wěn)定狀態(tài)，即所謂的PLL鎖定時(shí)間。在PLL鎖定之前，PLL是不能用作C54x的時(shí)鐘的。這時(shí)，就需要對(duì)PLLCOUNT編程，使PLL延遲一段時(shí)間后，再作為C54x的時(shí)鐘從DIV模式進(jìn)入PLL×3模式，CLKIN＝13MHz。取LockupTime＝33×1.5PLLCOUNT＝41＝00101001BSTM ＃0010，0001，0100，1111B，CLKMD0010000101001115,主機(jī)接口HPI 主機(jī)接口HPI是一個(gè)8位并行接口，用來(lái)與主設(shè)備或主處理器接口。外部主機(jī)是HPI的主控者，HPI是主設(shè)備的外圍設(shè)備。外部主機(jī)通過(guò)HPI直接訪問(wèn)C54x的存儲(chǔ)器以及存儲(chǔ)器映像寄存器。HPI主要由5個(gè)部分組成：HPI存儲(chǔ)器、HPI地址寄存器、HPI數(shù)據(jù)鎖存器、HPI控制寄存器、HPI控制邏輯。 當(dāng)與主機(jī)交換信息時(shí)，HPI是主機(jī)的一個(gè)外圍設(shè)備。HPI有兩種工作方式：公用尋址方式SAM：主機(jī)和C54x都能尋址存儲(chǔ)器。但主機(jī)的優(yōu)先權(quán)較高。僅主機(jī)尋址方式HOM：只有主機(jī)才能尋址存儲(chǔ)器，C54x處于復(fù)位或者空轉(zhuǎn)狀態(tài)。HPI接口的速度：在SAM方式，每5個(gè)CLKOUT周期傳遞一個(gè)字節(jié)。當(dāng)CLKOUT=40MHz時(shí)，HPI接口的數(shù)據(jù)率達(dá)64Mbps。 主機(jī)的運(yùn)行頻率可達(dá)Fd×n/5。其中，F(xiàn)d等于CLKOUT，n是主機(jī)進(jìn)行一次外部尋址的周期數(shù)，通常為3或4。當(dāng)CLKOUT=40MHz時(shí)，主機(jī)的時(shí)鐘頻率最高可達(dá)32（24）MHz。在HOM方式，主機(jī)可以以更快的速度，50ns一個(gè)字節(jié)的速度（160Mbps），傳遞數(shù)據(jù)。1.HD0~HD7：數(shù)據(jù)總線。2./HCS：片選信號(hào)。3./HAS：地址選通信號(hào)，在其下降沿鎖存HBIL、HCNTIL0/1、HR/W信號(hào)。4.HBIL：字節(jié)識(shí)別信號(hào)，0：字節(jié)1；1：字節(jié)2。5.HCNT0/1：寄存器選擇信號(hào)，00：讀寫(xiě)HPIC；01：讀寫(xiě)HPID，并修改HPIA；10：讀寫(xiě)HPIA；11：讀寫(xiě)HPID，但不修改HPIA。6./HDS1/2：數(shù)據(jù)選通信號(hào)。7./HINT：HPI中斷輸出。8.HRDY：HPI準(zhǔn)備好。9.HR/W：讀寫(xiě)信號(hào)。HPI控制寄存器中的以下4位用于控制HPI的操作：?HINT：C54x向主機(jī)發(fā)出的中斷位。當(dāng)HINT=0時(shí)，HPI接口外部的/HINT引腳輸出高電平。當(dāng)HINT=1時(shí)，HPI接口外部的/HINT引腳輸出低電平。HINT位由C54x置1，由主機(jī)清0。?SMOD：尋址方式選擇位。當(dāng)SMOD=1時(shí)，SAM方式。當(dāng)SMOD=0時(shí)，HOM方式。該位只能由C54x設(shè)置。?BOB：字節(jié)選擇位。當(dāng)BOB=1時(shí)，第一個(gè)字節(jié)為低字節(jié)。。當(dāng)BOB=0時(shí)，第一個(gè)字節(jié)為高字節(jié)。該位只能由主機(jī)設(shè)置。?DSPINT：主機(jī)向C54x發(fā)出的中斷位。當(dāng)主機(jī)向DSPHINT寫(xiě)1時(shí)，就對(duì)C54x產(chǎn)生中斷。6,串行口C54x具有高速、全雙工、雙緩沖的串行口，可以與其他串行口直接接口。C54x串行口的三種形式：標(biāo)準(zhǔn)同步串行口緩沖串行口（BSP）時(shí)分多路串行口（TDM）標(biāo)準(zhǔn)同步串行口發(fā)送數(shù)據(jù)寄存器（DXR）及接收數(shù)據(jù)寄存器（DDR），進(jìn)行收發(fā)數(shù)據(jù)操作時(shí)，可由RINT、XINT管理。緩沖串行口在標(biāo)準(zhǔn)同步串行口基礎(chǔ)上增加自動(dòng)緩沖單元（ABU），ABU利用獨(dú)立于CPU的專用總線讓串口直接讀寫(xiě)內(nèi)部存儲(chǔ)器，達(dá)到較高數(shù)據(jù)率。其有兩種工作方式：非緩沖方式、自動(dòng)緩沖方式。時(shí)分多路串行口將時(shí)間間隔分成若干個(gè)子間隔，按事先的約定，每個(gè)子間隔表示一個(gè)通信信息。每種器件可用一個(gè)信息（一個(gè)子間隔）發(fā)送數(shù)據(jù)，用8個(gè)信道中的一個(gè)過(guò)一個(gè)以上接收數(shù)據(jù)。其也有兩種方式：

TDM方式、非TDM方式。串行口的組成串行口由以下部分組成：16位數(shù)據(jù)接收寄存器（DRR）數(shù)據(jù)發(fā)送寄存器（DXR）接收移位寄存器（RSR）發(fā)送移位寄存器（XSR）控制電路串行口的組成框圖串行口傳送數(shù)據(jù)的一種連接法串行口發(fā)送數(shù)據(jù)的工作過(guò)程在發(fā)送數(shù)據(jù)時(shí)，先將要發(fā)送的數(shù)寫(xiě)到DXR。若XSR是空的，則將DXR中的數(shù)據(jù)復(fù)制到XSR。在FSX和CLKX的作用下，將XSR中的數(shù)據(jù)移到DX引腳輸出。一旦DXR中的數(shù)據(jù)復(fù)制到XSR，就可以立即將另一個(gè)數(shù)據(jù)寫(xiě)到DXR。在發(fā)送期間，DXR中的數(shù)據(jù)剛剛復(fù)制到XSR后，串行口控制寄存器（SPC）中的發(fā)送準(zhǔn)備好（XRDY）位立即由0轉(zhuǎn)變?yōu)?，隨后產(chǎn)生一個(gè)串行口發(fā)送中斷（XINT）信號(hào)，通知CPU可以對(duì)DXR重新加載。串行口控制寄存器C54x串行口的操作是由串行口寄存器（SPC）決定的。SPC寄存器的控制位如下所示：16個(gè)控制位中，7位是只能讀，其余9位可以讀/寫(xiě)。SPC寄存器各狀態(tài)位的功能位名稱復(fù)位值功能15Free0都是仿真位。高級(jí)語(yǔ)言調(diào)試程序中遇到一個(gè)斷點(diǎn)時(shí)，就由這兩位決定串行口時(shí)鐘的狀態(tài)。14Soft013RSRFULL0接收移位寄存器滿12XSREMPTY0發(fā)送移位寄存器滿11XRDY1發(fā)送準(zhǔn)備好位10RRDY0接收準(zhǔn)備好位9IN1X輸入18IN0X輸入0位名稱復(fù)位值功能7RRST0接收復(fù)位6XRST0發(fā)送復(fù)位5TXM0發(fā)送方式位4MCM0時(shí)鐘方式位3FSM0幀同步方式位2FO0數(shù)據(jù)格式位1DLB0數(shù)字返回方式位0Res0保留位本節(jié)介紹了TMS320C54x的在片外圍電路所有C54x的CPU是相同的，但連到CPU的在片外圍電路就不一定相同了。C54x的外部總線本節(jié)介紹C54x通過(guò)外部總線與外部存儲(chǔ)器和IO設(shè)備的連接主要內(nèi)容1.外部總線接口2.等待狀態(tài)發(fā)生器3.分區(qū)轉(zhuǎn)換邏輯4.外部總線接口的定時(shí)圖5.復(fù)位和省電方式6.保持方式7.TMS320C54x引腳8.小結(jié)1,外部總線接口C54x的外部總線由數(shù)據(jù)總線、地址總線、控制信號(hào)組成。見(jiàn)下表：信號(hào)名稱 C541、2、3、5、6 C548、9 說(shuō)明A0～A15 15～0 22～0 地址總線D0～D15 15～0 15～0 數(shù)據(jù)總線MSTRB 外部存儲(chǔ)器選通信號(hào)PS 程序空間選擇信號(hào)DS 數(shù)據(jù)空間選擇信號(hào)IOSTRB IO設(shè)備選擇信號(hào)信號(hào)名稱 C541、2、3、5、6C548、9 說(shuō)明IS IO設(shè)備選擇信號(hào)R/W 讀寫(xiě)信號(hào)READY 數(shù)據(jù)準(zhǔn)備好信號(hào)HOLD 請(qǐng)求控制存儲(chǔ)器接口HOLDA 響應(yīng)HOLD請(qǐng)求MSC 微狀態(tài)信號(hào)IAQ 獲取指令地址信號(hào)IACK 中斷響應(yīng)信號(hào)外部接口總線是一組并行接口。兩個(gè)互斥的選通信號(hào)：MSTRB和IOSTRB。MSTRB用于訪問(wèn)外部的程序和數(shù)據(jù)存儲(chǔ)器；IOSTRB用于訪問(wèn)I/O設(shè)備。外部數(shù)據(jù)準(zhǔn)備好信號(hào)READY與軟件可編程等待狀態(tài)發(fā)生器一起，使處理器與各種速度的存儲(chǔ)器以及I/O設(shè)備接口。外部設(shè)備需要控制C54x的外部程序、數(shù)據(jù)、IO空間時(shí)，用HOLD提出，C54x用HOLDA響應(yīng)。CPU尋址片內(nèi)存儲(chǔ)器時(shí)，外部數(shù)據(jù)線呈高阻態(tài)，地址總線、PS、DS、IS均保持先前的狀態(tài)，MSTRB、IOSTRB、R/W、IAQ、MSC保持在無(wú)效狀態(tài)。如果PMST中的地址可見(jiàn)位AVIS被置為1，CPU執(zhí)行指令時(shí)的內(nèi)部程序存儲(chǔ)器的地址就出現(xiàn)在外部地址總線上。外部總線操作的優(yōu)先級(jí)

C54xCPU中有1條程序總線、3條數(shù)據(jù)總線，以及對(duì)應(yīng)的4條地址總線，由于程序是在流水線中執(zhí)行的，可以允許CPU在同一個(gè)機(jī)器周期內(nèi)尋址這些總線。但是，外部總線只能允許每個(gè)機(jī)器周期進(jìn)行一次尋址。如果在一個(gè)機(jī)器周期內(nèi)，CPU尋址外部存儲(chǔ)器兩次，就會(huì)發(fā)生流水線沖突。C54x通過(guò)規(guī)定好流水線各個(gè)階段操作的優(yōu)先級(jí)，可以自動(dòng)解決上述沖突。當(dāng)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器都在片外，并且在同一個(gè)機(jī)器周期里，CPU進(jìn)行多次訪問(wèn)時(shí)，這些訪問(wèn)的優(yōu)先權(quán)如下圖所示：ST T,*AR6;LD *AR4+,A||MAC *AR5+,B2,等待狀態(tài)發(fā)生器外部總線接口的工作是由兩個(gè)部件控制的，一個(gè)是軟件等待狀態(tài)發(fā)生器，另一個(gè)是分區(qū)開(kāi)關(guān)邏輯電路。這兩個(gè)電路又分別由兩個(gè)存儲(chǔ)器映象寄存器：軟件等待狀態(tài)寄存器和分區(qū)開(kāi)關(guān)控制機(jī)存器控制。下面先討論軟件等待狀態(tài)寄存器。軟件可編程等待狀態(tài)發(fā)生器可延長(zhǎng)外部總線周期，使一個(gè)外部總線周期最多可延時(shí)7個(gè)機(jī)器周期。這樣C54x就可以方便地和外部慢速器件接口。如果外部器件要求插入7個(gè)以上的等待狀態(tài)，則可以利用硬件READY線來(lái)接口。如果所有外部尋址都配置在0等待狀態(tài)時(shí)，加到等待狀態(tài)發(fā)生器的時(shí)鐘被關(guān)斷，以降低功耗。3,分區(qū)轉(zhuǎn)換邏輯可編程分區(qū)轉(zhuǎn)換邏輯允許C54x在外部存儲(chǔ)器分區(qū)之間切換時(shí)不需要外部為存儲(chǔ)器插等待周期。當(dāng)跨越外部程序或數(shù)據(jù)空間中的存儲(chǔ)器分區(qū)界線尋址時(shí)，分區(qū)轉(zhuǎn)換邏輯會(huì)自動(dòng)插入一個(gè)周期。BNKCMP：分區(qū)對(duì)照位。決定外部存儲(chǔ)器分區(qū)的大小。PS－DS：程序讀－數(shù)據(jù)讀尋址位。決定在連續(xù)進(jìn)行程序讀－數(shù)據(jù)讀，或者數(shù)據(jù)讀－程序讀操作時(shí)，是否插入一個(gè)等待周期。BH：總線保持位。用來(lái)控制總線保持器。關(guān)斷總線保持器；接通總線保持器；EXIO：關(guān)斷外部總線接口位。用來(lái)控制外部總線。外部總線處于接通狀態(tài)；關(guān)斷外部總線接口；跨越分區(qū)時(shí)插入一個(gè)等待周期存儲(chǔ)器讀-讀-寫(xiě)插入等待周期4,外部總線接口定時(shí)圖外部總線尋址需要整數(shù)個(gè)CLKOUT周期。一個(gè)CLKOUT周期規(guī)定為CLKOUT信號(hào)的一個(gè)下降沿到另外一個(gè)下降沿。定時(shí)圖反映C54x存儲(chǔ)器和I/O操作時(shí)各信號(hào)的關(guān)系，對(duì)于硬件電路設(shè)計(jì)是很重要的。存儲(chǔ)器讀－讀－寫(xiě)從同一個(gè)分區(qū)連續(xù)讀，需要一個(gè)周期。連續(xù)讀期間，MSTRB保持低。在讀寫(xiě)轉(zhuǎn)換時(shí)，MSTRB變高，以保證地址和RW信號(hào)變化期間，禁止存儲(chǔ)器。存儲(chǔ)器寫(xiě)－寫(xiě)－讀每個(gè)寫(xiě)需要兩個(gè)周期。