直接耦合放大電路的特殊問(wèn)題第1頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月第11章組合邏輯電路11-1數(shù)制與編碼一、數(shù)制

十進(jìn)制，權(quán)、基數(shù)、逢十進(jìn)一；二進(jìn)制、十六進(jìn)制

二、編碼

8421BCD、2421BCD、余3碼、格雷碼、奇偶校驗(yàn)碼、ASCⅡ碼11-2基本邏輯門電路邏輯：條件與結(jié)果之間的關(guān)系。一種具有多個(gè)輸入端和一個(gè)輸出端的開(kāi)關(guān)電路。門電路是數(shù)字電路的基本單元。第2頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月一、與邏輯邏輯函數(shù)表達(dá)式表示為F＝A·B邏輯與的真值表ABF000010100111與門電路0·0=0，0·1=1，1·0=0，1·1=1第3頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月或門電路又稱邏輯加：0+0＝0，0+1＝1，1+0＝1，1+1＝1ABF000011101111二、或邏輯及或門電路或邏輯，邏輯函數(shù)表達(dá)式為F＝A+B第4頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月三、非邏輯及非門電路非邏輯：邏輯表達(dá)式為F=。非門電路：輸入為低電平時(shí)，三極管因發(fā)射結(jié)反偏而截止，輸出為高電平；輸入為高電平時(shí)，三極管飽和，輸出為低電平。非門也稱為反相器。AF0110第5頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月四、復(fù)合門電路常用的復(fù)合門電路有與非門、或非門、異或門、同或門和與或非門等。11-3基本邏輯及應(yīng)用也稱布爾代數(shù)。邏輯代數(shù)由邏輯變量、邏輯常數(shù)和運(yùn)算符組成。邏輯代數(shù)有“0”和“1”兩種邏輯值，它們并不表示數(shù)量的大小。一、基本邏輯關(guān)系與邏輯，或邏輯，非邏輯第6頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月二、邏輯代數(shù)的運(yùn)算法則和基本規(guī)律1、基本運(yùn)算法則0·A=0，1·A=A，A·=0，A·A=A，0+A=A，1+A=1，A+=1，A+A=A2.邏輯代數(shù)的基本定律交換律：A·B=B·AA+B=B+A結(jié)合律：ABC=(AB)C=A(BC)A+B+C=(A+B)+C=A+(B+C)分配律：A(B+C)=AB+ACA+BC=(A+B)(A+C)反演律：第7頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月

11-4集成邏輯門電路

一、TTL集成與非門電路TTL與非門芯片舉例第8頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月（1）輸出高電平UOH、輸出低電平UOL（2）閾值電壓UT二、主要參數(shù)（3）噪聲容限電壓噪聲容限電壓可以衡量門電路的抗干擾能力（4）輸入低電平電流IIL與輸入高電平電流IIH（5）扇出系數(shù)（6）平均傳輸延遲時(shí)間第9頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月TTL集成門電路的使用注意事項(xiàng)電源電壓及電源干擾的消除：引入電源濾波，每隔6—8個(gè)門加接一個(gè)0.01—0.1μF的電容對(duì)高頻進(jìn)行濾波。輸出端的連接：注意線與問(wèn)題和負(fù)載能力。閑置輸入端的處理。電路安裝接線和焊接應(yīng)注意的問(wèn)題：線要短、接地要好、烙鐵功率不大于25W，焊接時(shí)間要短。調(diào)試中應(yīng)注意的問(wèn)題：輸出端高低電平的范圍，輸出端與地及電源之間的短接要避免。第10頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月NMOS管PMOS管CMOS電路CMOS非門+UCCST2DT1AFGGSD三、MOS集成邏輯門電路第11頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月（3）CMOS傳輸門(模擬開(kāi)關(guān))uOuICT1T2VDDCTGuIuO（4）CMOS電路的優(yōu)點(diǎn)靜態(tài)功耗小。允許電源電壓范圍寬（318V）。扇出系數(shù)大，抗噪容限大。邏輯擺幅大，輸入阻抗高。第12頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月四、CMOS集成邏輯門電路的使用注意事項(xiàng)1、電源電壓：極性不能接反；電壓的最大值不能超過(guò)；工作時(shí)應(yīng)先接通直流電源，再接通信號(hào)，不工作時(shí)先關(guān)信號(hào)源，再關(guān)直流電源。2、閑置輸入端：不允許懸空；與門、與非門和或門、或非門的閑置端；工作速度較高時(shí)，輸入端不允許并聯(lián)使用（輸入電容增大）。3、輸出端的連接：輸出端不能直接與地或電源相連；為提高驅(qū)動(dòng)能力，可將同一集成片上的相同門的輸入端、輸出端并聯(lián)使用；輸出端接有大電容時(shí)，在輸出端與電容之間可串聯(lián)一個(gè)電阻，以限制電容的充、放電電流。第13頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月10-5集成邏輯門電路的應(yīng)用一、TTL電路驅(qū)動(dòng)CMOS電路工作電源電壓不同；高、低電平標(biāo)準(zhǔn)不同。電平標(biāo)準(zhǔn)不同電源電壓不同電平轉(zhuǎn)換器解決電平匹配問(wèn)題第14頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月二、CMOS電路驅(qū)動(dòng)TTL電路電源電壓相同，可采用多個(gè)CMOS門并聯(lián)獲得足夠的TTL電路輸入低電平電流。利用CMOS驅(qū)動(dòng)器獲得所需電流。高速CMOS電路與TTL電路工作電源電壓相同時(shí)，可直接相連使用。第15頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月三、外接負(fù)載驅(qū)動(dòng)發(fā)光二極管驅(qū)動(dòng)低壓繼電器，二極管用以消除過(guò)電壓。驅(qū)動(dòng)大電流負(fù)載四、用與非門構(gòu)成與門、或門和非門第16頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月與非門構(gòu)成與門與非門構(gòu)成或門與非門構(gòu)成非門五、用或非門構(gòu)成與門、或門和非門第17頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月用或非門構(gòu)成與門用或非門構(gòu)成或門用或非門構(gòu)成非門典型的組合邏輯電路1、編碼器、譯碼器2、顯示器3、數(shù)據(jù)選擇器、數(shù)據(jù)分配器4、半加器、全加器5、數(shù)據(jù)比較器6、其它組合邏輯電路的分析與設(shè)計(jì)第18頁(yè)，課件共20頁(yè)，創(chuàng)作于2023年2月本次課內(nèi)容1、數(shù)制與編碼2、邏輯關(guān)系及邏輯運(yùn)算3、二極管和