用于天文觀測的CCD相機(jī)系統(tǒng)的研究引言

CCD通常分為3個(gè)等級(jí)；商業(yè)級(jí)、工程級(jí)和科學(xué)級(jí)。3個(gè)級(jí)別的要求一級(jí)比一級(jí)高。衡量CCD的性能主要從以下幾個(gè)方面：量子效率和響應(yīng)度、噪聲等效功率和探測度，即動(dòng)態(tài)范圍和電荷轉(zhuǎn)移效率等?？茖W(xué)級(jí)CCD以其高光子轉(zhuǎn)換效率、寬頻譜響應(yīng)、良好線性度和寬動(dòng)態(tài)范圍廣泛用于天文觀測，已成為望遠(yuǎn)鏡測必不行少的后端設(shè)備。國內(nèi)各天文臺(tái)望遠(yuǎn)鏡終端都是從外圍引起的成套設(shè)備，使用和維護(hù)很不便利，并且價(jià)格昂貴，因此國內(nèi)迫切需要進(jìn)展自己的CCD技術(shù)。紫金山天文臺(tái)紅外試驗(yàn)室對(duì)這一課題進(jìn)行了深化討論，廣泛調(diào)研，仔細(xì)選取，(范文先生網(wǎng).收集整理)從芯片開頭始終到系統(tǒng)的軟硬件設(shè)計(jì)，搭建了自己的CDD相機(jī)系統(tǒng)。

1系統(tǒng)設(shè)計(jì)

CCD芯片打算相機(jī)系統(tǒng)的性能，為此我們廣泛調(diào)研，最終選定柯達(dá)公司的KAF-0401LE芯片。它動(dòng)態(tài)范圍大（70dB），電荷轉(zhuǎn)移效率高（0.99999），波長響應(yīng)范圍寬（0.4μm～1.0μm），低暗電流（在25℃條件下，7pA/cm2），量子效率為35%，并且具有抗飽和性，能夠滿意科學(xué)觀測的要求，既可用于光譜分析，又可用于成像觀測。

系統(tǒng)設(shè)計(jì)的重點(diǎn)是解決CCD芯片的驅(qū)動(dòng)和系統(tǒng)噪聲的問題。我們的設(shè)計(jì)如下：采納柯達(dá)公司的KAF-0401LE芯片作為探測器，Ateml公司的'帶閃存Flash的89C51作下位機(jī)掌握器，簡單可編程規(guī)律作（CPLD）作時(shí)序發(fā)生和地址譯碼，采納相關(guān)雙采樣技術(shù)降低噪聲，自帶采樣保持的12位A/D轉(zhuǎn)換順AD1674進(jìn)行模數(shù)轉(zhuǎn)換，擴(kuò)展8片128Kbit（628128）的RAM作1為幀圖像暫存空間，通過RS232與計(jì)算機(jī)串口通信，接受計(jì)算機(jī)的掌握。整個(gè)系統(tǒng)由圖1所示幾個(gè)功能部件組成。

1.1時(shí)序信號(hào)發(fā)生電路

KAF-0401LE芯片的時(shí)序要求：積分期間φV1、φV2保持低電平；行轉(zhuǎn)移期間φH1保持高電平，φH2保持低電平。每行開頭φV1的第2個(gè)脈沖下降沿后，要有1個(gè)行轉(zhuǎn)移建立時(shí)間tφHs，讀完行后需延遲1個(gè)像素時(shí)間te才開頭下一行φV1脈沖；同樣，φV1第2分脈沖下降沿后，開頭下一行轉(zhuǎn)移，如此直到讀完1幀。

簡單可編程規(guī)律器件（CPLD）以其高度集成、敏捷、便利的特點(diǎn)，在電路設(shè)計(jì)中運(yùn)用越來越廣泛。Altera公司的簡單可編程規(guī)律器件EPM712SLC84-15具有2500個(gè)可用規(guī)律門，128個(gè)宏單元，8個(gè)規(guī)律塊，最大時(shí)鐘可達(dá)147.1MHz，帶有68個(gè)可供用戶使用的I/O引腳，PLCC封裝，可通過JTAG接口實(shí)現(xiàn)在線編程。我們選用EMP7128SLC84-15，通過硬件描述語言（VHDL）在集成開發(fā)環(huán)境MAXPLUSII下完成規(guī)律設(shè)計(jì)；編譯后，通過JTAG接口下載到電路板上的EPM7128SLC84-15中，實(shí)現(xiàn)了KAF-0401LE芯片的時(shí)序要求。

MAXPLUSII雖然有很豐富的元件庫，但并不是針對(duì)某一應(yīng)用而開發(fā)的，具有通用性，調(diào)用它固有的元件庫可能造成資源的鋪張，沒有必要。因此我們根據(jù)需求，編制了自己的元件庫，然后在程序中作為元件調(diào)用。在本系統(tǒng)中，僅用1片EPM7128LC84-15就實(shí)現(xiàn)了CCD的時(shí)序要求、暫存RAM和接口擴(kuò)展芯片8255的片選和地址譯碼，既簡化恥電路的硬件設(shè)計(jì)，提高了系統(tǒng)牢靠性，又降低了成本。溝通時(shí)序條件要求如表1所列。

表1

描述符號(hào)最小值正常值最大值φH1、φH2時(shí)鐘頻率/MHzfH1015φV1、φV2時(shí)鐘頻率/kHzfV100125周期/nste67100φH1、φH2建立時(shí)間/μstφHS0.51φV1、φV2脈沖/μstφv45復(fù)位時(shí)鐘脈寬/nstφR1020讀出時(shí)間/mstreadout3450每行讀出時(shí)間/μstline65.895.61.2雙實(shí)行、模擬放大電路及A/D變換電路

我們采納能夠滿意高頻要求的放大器LF356N設(shè)計(jì)雙采樣和模擬放大電路。依據(jù)CCD的動(dòng)態(tài)范圍選用自帶采樣保持的12位A/D變換器AD1674作模數(shù)轉(zhuǎn)換。

雙采樣原理如圖2所示。RSL是CCD復(fù)位電平，光信號(hào)相當(dāng)于SGL與RSL的差值，理論上只要分別在RSL和SGL處各采樣一次，然后相減便得到信號(hào)的值。然而，實(shí)際上RSL和SGL并不是抱負(fù)的水平線，而是存在著低頻起伏噪聲。為了降低噪聲的影響，通常的做法是，分別在RSL和SGL處多次采樣求平均，這樣對(duì)硬件和數(shù)據(jù)處理軟件的要求都很高。我們這里采納了積分型相關(guān)雙采樣技術(shù)，如圖3所示，CCD信號(hào)分別經(jīng)過同相和反相放大器連到模擬開關(guān)輸入端。模擬開關(guān)S1打開時(shí)，RSL通過電容積分;s2打開時(shí)，SGL信號(hào)經(jīng)電容積分；s3打開輸入端接地，信號(hào)保持不變；s4為復(fù)位開關(guān)。積分放大器的輸入、輸出關(guān)系如下：

圖2中的積分輸出是相關(guān)雙采樣的輸出波形圖。采樣保持后通過A/D進(jìn)行模數(shù)轉(zhuǎn)換，經(jīng)8255口存在板上的RAM中。

1.3電壓偏置電路

CCD驅(qū)動(dòng)信號(hào)的直流偏置電壓各不相同，CPLD產(chǎn)生的TTL信號(hào)必需經(jīng)過電壓變換才能加到CCD的輸入端。我們首先用LM317和LM337產(chǎn)生所需要的偏置電壓，然后經(jīng)過時(shí)鐘驅(qū)動(dòng)芯片DS0026轉(zhuǎn)換得到時(shí)序和偏置都符合CCD要求的信號(hào)，電路如圖4所示。

LM317用于輸出正相偏置電壓，LM337用于輸出負(fù)相偏置電壓，通過調(diào)整可變電阻R2阻值可得到我們所需的偏置電壓，計(jì)算公式如下：

其中，Iadj100μA,Vref=1.25V，圖4（a）中R1取240Ω，圖4（b）中R1取120Ω。

2軟件編程

軟件是管理硬件的工具，硬件是實(shí)現(xiàn)軟件功能的基礎(chǔ)。本系統(tǒng)的軟件工作任務(wù)較重，從可編程規(guī)律器件的硬件描述語言編程、電路板上單片機(jī)的匯編程語言編程，到計(jì)算機(jī)上掌握系統(tǒng)的VisualC++編程。

2.1時(shí)序信號(hào)的VHDL語言編程

我們用VHDL編制CCD時(shí)鐘驅(qū)動(dòng)信號(hào)、圖像暫存RAM和接口擴(kuò)展芯片8255的地址譯碼和片選信號(hào)，在集成開發(fā)環(huán)境MAXPLUSII中編譯，通過JTAG口下載到EPM7128SLC84-15中。下面給出實(shí)現(xiàn)CCD系統(tǒng)時(shí)序部分VHDL語言設(shè)計(jì)和時(shí)序仿真結(jié)果。VHDL語言編程基本上分為2個(gè)部分：實(shí)體說明和結(jié)構(gòu)體定義。實(shí)體說明部分定義端口，結(jié)構(gòu)體中實(shí)現(xiàn)規(guī)律設(shè)計(jì)。程序如下：

LIBRARYieee；--包括的庫

USEieee.std_logic_1164.all；

USEieee.std_LOGIC_ARITH.ALL;

USEieee.std_logic_unsigned.all;

ENTITYkodak7128IS--實(shí)體說明部分

PORT--端口

（clk:INstd_logic;時(shí)鐘輸入

start:INSTD_LOGIC;--啟動(dòng)采集數(shù)據(jù)輸入

rc:OUTSTD_LOGIC;--啟動(dòng)A/D變換輸出

s1,s2,s3,s4:OUTSTD_LOGIC；--相關(guān)雙采樣模式時(shí)鐘輸出

v1:OUTSTD_LOGIC;--CCD行轉(zhuǎn)移時(shí)鐘輸出

v2:OUTSTD_LOGIC;

r:OUTSTD_LOGIC;--CCD復(fù)位始終輸出

h1：OUTSTD_LOGIC；--CCD像素轉(zhuǎn)換時(shí)鐘信號(hào)輸出

h2:OUTSTD_LOGIC；

a,b,c：INSTD_LOGIC；--擴(kuò)展RAM譯碼輸入

a2,a3,a4,a5,a6,a7：INSTD_LOGIC；--口擴(kuò)展芯片8255地址譯碼片選輸入

a8,a9,a10,a11,a12,a13,a14,a15:INSTD_LOGIC；

ram5,ram6,ram7:OUTSTD_LOGIC;--擴(kuò)展RAM及8255片選譯碼輸出

ram8,ram9,ram10,ram11,ram12,cs8255:outstd_logic);

ARCHITECTUREmboardOFkodak7128tryIS-結(jié)構(gòu)體實(shí)現(xiàn)部分

--PROCESS定義規(guī)律

ENDmboard；

時(shí)序仿真結(jié)果如圖5所示。

2.2下位機(jī)的匯編語言編程

89C51作為電路板上的靈魂，負(fù)責(zé)接收計(jì)算機(jī)傳來的命令，管理CCD數(shù)據(jù)的采集、接收、傳送。與計(jì)算機(jī)的通信通過串行口中斷實(shí)現(xiàn)，數(shù)據(jù)的采集通過外中斷實(shí)現(xiàn)。

事先需要定義好計(jì)算機(jī)與單牒同的通信協(xié)議，在初始化程序中設(shè)置通信波特率、堆棧初始化以及寄存器初值，然后進(jìn)入循環(huán)，等待中斷的發(fā)生，調(diào)用中斷子程序，實(shí)現(xiàn)預(yù)定功能。

當(dāng)計(jì)算機(jī)有命令到來時(shí)，進(jìn)入串行中斷子程序，在中斷中依據(jù)預(yù)先定好的協(xié)議，推斷計(jì)算機(jī)發(fā)來的不同命令，調(diào)用不同處理子程序。其中的命令有：采集、停止采集、取數(shù)、停止取數(shù)。

2.3CCD相機(jī)掌握系統(tǒng)VisualC++編程

Windows以其操作簡潔、友好的圖形界面成為最流行的操作系統(tǒng)。VisualC++是目前公認(rèn)最強(qiáng)大的Windows程序設(shè)計(jì)工具。我們