基于cgal電路的四八十六進(jìn)制可變計(jì)數(shù)

計(jì)數(shù)器是數(shù)字系統(tǒng)中最常用的時(shí)間序電路。它不僅可以用來(lái)計(jì)算時(shí)間鐘的脈象，還可以用來(lái)區(qū)分頻率、時(shí)間定義、脈沖脈沖、脈象序列以及數(shù)字算術(shù)。這一點(diǎn)對(duì)研究非常重要。計(jì)數(shù)器內(nèi)部時(shí)鐘跳變頻繁,傳統(tǒng)計(jì)數(shù)器采用直流電源供電,能量總是以電能到熱能不可逆轉(zhuǎn)的形式轉(zhuǎn)化,雖然可采用降低電源電壓,降低節(jié)點(diǎn)電容及減少開(kāi)關(guān)冗余跳變來(lái)降低功耗,但其功耗節(jié)省的幅度有限。然而絕熱CMOS電路采用交流能源供電,利用電源中的電感和電路中的節(jié)點(diǎn)電容形成LC振蕩回路,有效地回收電路中結(jié)點(diǎn)電容存儲(chǔ)的電荷,實(shí)現(xiàn)能量的重復(fù)利用,因此它可以大幅度降低電路功耗。鑒此,本文利用鐘控傳輸門(mén)絕熱邏輯(CTGAL)電路,設(shè)計(jì)進(jìn)制可變絕熱計(jì)數(shù)器,在控制信號(hào)的作用下分別實(shí)現(xiàn)四進(jìn)制、八進(jìn)制、十六進(jìn)制計(jì)數(shù)的功能,并用HSPCIE模擬驗(yàn)證所設(shè)計(jì)電路邏輯功能的正確性和低功耗特性。1ctgal門(mén)電路設(shè)計(jì)1.1ctgal電路CTGAL電路是一種采用二相無(wú)交疊功率時(shí)鐘的具有極低功耗的絕熱電路,如圖1(a)所示。CTGAL的操作分為兩級(jí),第一級(jí)在鐘控時(shí)鐘ˉΦ的控制下通過(guò)兩個(gè)鐘控NMOS管(N1,N2)對(duì)輸入信號(hào)(in,ˉin)進(jìn)行采樣;第二級(jí)通過(guò)自舉操作的NMOS管(N3,N4)以及組成CMOS-latch結(jié)構(gòu)的P1,N5,P2,N6對(duì)負(fù)載充放電,使輸出波形完整,從而極大地降低了電路的功耗。圖1(c)給出了CTGAL電路的模擬波形,其中Φ為功率時(shí)鐘源,ˉΦ為鐘控時(shí)鐘,輸入信號(hào)in為“1010…”,一個(gè)功率時(shí)鐘周期分為六個(gè)時(shí)間段:T1、T2、…、T6。時(shí)間段T1-T3統(tǒng)稱為采樣期,實(shí)現(xiàn)對(duì)輸入信號(hào)的采樣。時(shí)間段T4、T5、T6分別為邏輯賦值期,保持期,能量恢復(fù)期。在時(shí)間段T4-T6,由于輸入信號(hào)及鐘控信號(hào)均為0V,故使得N1,N2保持在截止?fàn)顟B(tài),節(jié)點(diǎn)x,y處于浮動(dòng)狀態(tài)。當(dāng)Φ逐漸升高時(shí),由于節(jié)點(diǎn)x與Φ間的寄生電容作用,處于浮動(dòng)高電平的節(jié)點(diǎn)x將通過(guò)自舉作用使它的電平超過(guò)VDD-VTN。若Φ從0V上升到VDD,則節(jié)點(diǎn)x上升到VDD-VTN+ΔV,其中ΔV=CGS×VDD/(CGS+CxB+CW),CGS是N3的柵至源總電容,CxB是N1的擴(kuò)散電容(B表示襯底),CW是線電容。由上分析,在賦值期一開(kāi)始N3管已導(dǎo)通,從而消除了對(duì)輸出節(jié)點(diǎn)充放電而產(chǎn)生的非絕熱功耗,而且較大的ΔV可以減小N3管的導(dǎo)通電阻,從而更進(jìn)一步降低了絕熱損耗。1.2互補(bǔ)nmos邏輯塊設(shè)計(jì)基于CTGAL電路的絕熱門(mén)電路時(shí),首先在第一級(jí)操作中用鐘控NMOS管(如圖1(a)中的N1,N2)對(duì)各輸入信號(hào)進(jìn)行采樣,然后用互補(bǔ)NMOS邏輯塊代替CTGAL中的N3,N4,即可得到相應(yīng)的門(mén)電路,如圖2所示的二輸入與門(mén)(a)、或門(mén)(b)和2選1數(shù)據(jù)選擇器(c)。其中,異或門(mén)可由2選1數(shù)據(jù)選擇器實(shí)現(xiàn),例如要實(shí)現(xiàn)信號(hào)A和信號(hào)B的異或功能,只要將圖2(c)所示的2選1數(shù)據(jù)選擇器的選擇控制信號(hào)C0,C1分別接A,ˉA,輸入信號(hào)in0,ˉin0,in1,ˉin1分別接ˉB,B,B,ˉB即可,這樣設(shè)計(jì)比直接采用與或邏輯設(shè)計(jì)要簡(jiǎn)單。1.3ctgal電路與傳統(tǒng)d觸發(fā)器觸發(fā)器是具有記憶功能的基本邏輯單元,是計(jì)數(shù)器等時(shí)序電路的重要組成部分。在能量恢復(fù)型電路中,當(dāng)電路處于能量恢復(fù)階段時(shí)存貯于輸出節(jié)點(diǎn)的電荷被回收至功率時(shí)鐘電路,這會(huì)導(dǎo)致存貯于輸出端的信息丟失,因此不能像傳統(tǒng)的CMOS電路那樣用與非門(mén)來(lái)構(gòu)成絕熱D觸發(fā)器。根據(jù)CTGAL電路的時(shí)序可知,CTGAL電路的輸出端相對(duì)于輸入端延遲了半個(gè)時(shí)鐘周期。若再接一個(gè)CTGAL電路,輸出端又滯后半個(gè)時(shí)鐘周期,所以,相對(duì)于原始的輸入端,輸出端在一個(gè)周期里實(shí)現(xiàn)一次移位操作,因此2個(gè)級(jí)聯(lián)CTGAL電路在功能上與傳統(tǒng)的D觸發(fā)器是相對(duì)應(yīng)的。進(jìn)一步研究可以發(fā)現(xiàn),這二個(gè)CTGAL電路交替工作:前一個(gè)CTGAL電路對(duì)輸入信號(hào)進(jìn)行采樣(接受代碼)時(shí),后一個(gè)CTGAL電路對(duì)輸出端進(jìn)行置數(shù)(保存代碼);前一個(gè)CTGAL電路在保存代碼時(shí),后一個(gè)CTGAL電路處于接受代碼狀態(tài)。因此可將前一個(gè)CTGAL電路作主鎖存器,后一個(gè)CTGAL電路作從鎖存器。2進(jìn)制可變計(jì)數(shù)計(jì)數(shù)器種類繁多,為了增加計(jì)數(shù)器使用的靈活性,可對(duì)不同進(jìn)制的計(jì)數(shù)器進(jìn)行綜合,實(shí)現(xiàn)進(jìn)制可變計(jì)數(shù)器。下文以四/八/十六進(jìn)制計(jì)數(shù)器設(shè)計(jì)為例,設(shè)計(jì)基于CTGAL的進(jìn)制可變絕熱計(jì)數(shù)器。2.1熱流量計(jì)電路的模擬設(shè)計(jì)時(shí)序邏輯電路時(shí),首先需要知道電路的邏輯功能,即找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律,這樣在給定輸入變量和電路狀態(tài)的情況下即可得電路的輸出和次態(tài)。對(duì)于基于D觸發(fā)器的時(shí)序電路,其邏輯功能可用狀態(tài)方程描述,利用時(shí)序電路的狀態(tài)轉(zhuǎn)換表和卡諾圖化簡(jiǎn)法即可得到時(shí)序電路的狀態(tài)方程。四/八/十六進(jìn)制絕熱計(jì)數(shù)器中,需兩位選擇信號(hào)C1,C0實(shí)現(xiàn)對(duì)三種進(jìn)制計(jì)數(shù)功能的選擇,由于計(jì)數(shù)部分最高是十六進(jìn)制,需四個(gè)計(jì)數(shù)位Q3ˉQ3?Q2ˉQ2?Q1ˉQ1?Q0ˉQ0,還需要一個(gè)復(fù)位信號(hào)reset,電路的狀態(tài)轉(zhuǎn)換表如表1所示。由上述狀態(tài)轉(zhuǎn)換表和卡諾圖化簡(jiǎn)法可得四/八/十六進(jìn)制計(jì)數(shù)器電路的狀態(tài)方程如式(1a)～(4b),其中信號(hào)Q+i?ˉQ+i(i=0,1,2,3)表示電路次態(tài)所對(duì)應(yīng)的輸出信號(hào)值。Q+3=D3=resetC1C0[Q3(ˉQ2+ˉQ1+ˉQ0)+ˉQ3Q2Q1Q0](1a)ˉQ3+=ˉD3=reset+ˉC1+ˉC0+ˉQ3(ˉQ2+ˉQ1+ˉQ0)+Q3Q2Q1Q0(1b)Q+2=D2=reset(ˉQ2Q1Q0+Q2ˉQ0+Q2ˉQ1)(C0ˉQ3+C1C0)(2a)ˉQ2+=ˉD2=reset+ˉC0+ˉC1Q3+ˉQ2(ˉQ1+ˉQ0)+Q2Q1Q0(2b)Q1+=D1=reset(Q1⊕Q0)(3a)ˉQ1+=ˉQ1=ˉQ1⊕Q0+reset(3b)Q0+=D0=reset?ˉQ0(4a)ˉQ0+=Q0+reset(4b)2.2最高計(jì)數(shù)位3g運(yùn)用上述CTGAL門(mén)電路,將CTGAL觸發(fā)器主鎖存器的輸入信號(hào)按式(1a)、(1b)代替,而從鎖存器結(jié)構(gòu)保持不變,可得到如圖3所示的最高計(jì)數(shù)位Q3ˉQ3的電路結(jié)構(gòu)。圖中所示的輸入信號(hào)前所加的“c”表示是原信號(hào)經(jīng)ˉΦ采樣后的值,如creset表示信號(hào)reset經(jīng)ˉΦ采樣的值。同理可得其它計(jì)數(shù)位Q2ˉQ2,Q1ˉQ1,Q0ˉQ0的電路結(jié)構(gòu)。3ctgal進(jìn)制可變計(jì)數(shù)電路瞬態(tài)能耗特性采用TSMC0.25μmCMOS工藝器件參數(shù),對(duì)上述基于CTGAL進(jìn)制可變計(jì)數(shù)器進(jìn)行功能模擬和功耗比較。如圖4所示,在控制信號(hào)C1C0分別為00,01,11三種情況下,進(jìn)制可變計(jì)數(shù)器分別執(zhí)行四進(jìn)制,八進(jìn)制,十六進(jìn)制計(jì)數(shù)功能。圖5顯示了基于CTGAL進(jìn)制可變計(jì)數(shù)器和基于傳統(tǒng)CMOS進(jìn)制可變計(jì)數(shù)器的瞬態(tài)能耗,當(dāng)工作頻