.PAGE.-..-可修遍-電子電路Multisim設計和仿真學院：專業(yè)和班級：：學號：數字時鐘的Multisim設計和仿真一、設計和仿真要求學習綜合數字電子電路的設計、實現和調試1.設計一個24或12小時制的數字時鐘。2.要求：計時、顯示準確到秒；有校時功能。采用中小規(guī)模集成電路設計。3.發(fā)揮：增加鬧鐘功能。二、總體設計和電路框圖1.設計思路1).由秒時鐘信號發(fā)生器、計時電路和校時電路構成電路。2).秒時鐘信號發(fā)生器可由555定時器構成。3).計時電路中采用兩個60進制計數器分別完成秒計時和分計時；24進制計數器完成時計時；采用譯碼器將計數器的輸出譯碼后送七段數碼管顯示。4).校時電路采用開關控制時、分、秒計數器的時鐘信號為校時脈沖以完成校時。2.電路框圖分計數器分計數器時計數器秒計數器譯碼器譯碼器譯碼器校時電路秒信號發(fā)生器數碼管顯示數碼管顯示數碼管顯示圖1.數字鐘電路框圖三、子模塊具體設計1.由555定時器構成的1Hz秒時鐘信號發(fā)生器。由下面的電路圖產生1Hz的脈沖信號作為總電路的初輸入時鐘脈沖。圖2.時鐘信號發(fā)生電路圖2.時鐘信號發(fā)生電路2.分、秒計時電路及顯示局部在數字鐘的控制電路中，分和秒的控制都是一樣的，都是由一個十進制計數器和一個六進制計數器串聯而成的，在電路的設計中我采用的是統(tǒng)一的器件74LS160D的反響置數法來實現十進制功能和六進制功能，根據74LS160D的構造把輸出端的0110〔十進制為6〕用一個與非門74LS00引到CLR端便可置0，這樣就實現了六進制計數。由兩片十進制同步加法計數器74LS160級聯產生，采用的是異步清零法。顯示局部用的是七段數碼管和兩片譯碼器74LS48D。圖3.分秒計時電路圖3.分秒計時電路3.時計時電路及顯示局部由兩片十進制同步加法計數器74LS160級聯產生，采用的是同步置數法，u1輸出端為0011〔十進制為3〕與u2輸出端0010〔十進制為2〕經過與非門接兩片的置數端。顯示局部用的是七段數碼管和兩片譯碼器74LS48D。圖4.時計時電路圖4.時計時電路4.校時電路校時電路采用開關控制時、分、秒計數器的時鐘信號為校時脈沖以完成校時。如圖，當開關A,B閉合，C,D斷開時，電路進展正常的計時工作；當開關A,B斷開，C,D閉合時，就可以自動進展校時。當然也可以手動校準時間，這是需要不斷地閉合、斷開開關，每次只改變一個數。其中C是校時開關,D是較分開關，開關E用來控制秒得校準，斷開時，秒顯示為0。圖5.校時電路圖5.校時電路四、整體電路原理圖整體電路共分為五大模塊：脈沖產生局部、計數局部、譯碼局部、顯示局部、校時局部。主要由震蕩器、秒計數器、分計數器、時計數器、BCD-七段顯示譯碼/驅動器、LED七段顯示數碼管、時間校準電路構成。數字鐘數字顯示局部，采用譯碼與二極管串聯電路，將譯碼器、七段數碼管連接起來，組成十進制數碼顯示電路，即時鐘顯示。要完成顯示需要6個數碼管，八段的數碼管需要譯碼器械才能顯示，然后要實現時、分、秒的計時需要60進制計數器和24進制計數器，在在仿真軟件中發(fā)生信號可以用函數發(fā)生器仿真，頻率可以隨意調整。60進制可能由10進制和6進制的計數器串聯而成，頻率振蕩器可以由晶體振蕩器分頻來提供，也可以由555定時來產生脈沖并分頻為1Hz。計數器的輸出分別經譯碼器送顯示器顯示。計時出現誤差時,可以用校時電路校時、校分。圖6.圖6.整體電路圖五、仿真結果1.1hz脈沖產生電路仿真振蕩器可由晶振組成，也可以由555與RC組成的多諧振蕩器。由555定時器得到1Hz的脈沖，功能主要是產生標準秒脈沖信號和提供功能擴展電路所需要的信號。仿真分析開場前可雙擊儀器圖標翻開儀器面板。準備觀察被測試波形。按下程序窗口右上角的啟動／停頓開關狀態(tài)為1，仿真分析開場。假設再次按下，啟動／停頓升關狀態(tài)為0，仿真分析停頓。電路啟動后，需要調整示波器的時基和通道控制，使波形顯示正常。為了便于觀察特把頻率加大。由圖可見，所設計的電路可以產生方波。圖7(b).產生1Hz的脈沖波形圖7圖7(b).產生1Hz的脈沖波形圖7(a).產生1kHz的脈沖波形脈沖輸出電壓觀察在儀表欄里選用萬用表接到555定時電路的輸出端，設置萬用表輸出為直流電壓。點擊運行按鈕，由仿真結果可知脈沖輸出電壓較穩(wěn)定，開場小幅度變化，最后穩(wěn)定在3.33v。與最初設計根本相符。圖8.脈沖數出電壓電路圖8.脈沖數出電壓電路3.60進制計數器計數仿真結果如圖連接好電路，點擊運行按鈕，經過觀察電路仿真結果所設計的電路是正確的，可以正常工作。計數顯示從0到59。當計數器數到59后有一個短暫的60顯示，這是異步清零的原因。實際工作后不會出現計數不準的現象。圖9.圖9.60進制計數器計數仿真電路4.24進制計數器計數仿真結果給電路加脈沖信號源，頻率可以加大。如圖，頻率為1kHz，經過觀察電路的仿真結果可以看到顯示數字是從0到23與設計相符。特別注意74LS160的連接。圖10.圖10.24進制計數器計數仿真電路5.總體電路仿真結果1).秒計數向分計數進位仿真。如圖連接好電路，點擊運行后，可以看到秒計數計到59后可以向分計數器進位，電路運行正常。2).分計數向時計數進位仿真。給分計數器的個位計數片上加1kHz的時鐘信號源，經過運行仿真后，可以看出分位計數到59時可以向時位進位。電路運行正常。6.開關校時電路仿真結果校時電路由開關、或非門和反相器構成，當A、B、E閉合，C、D斷開時，電路正常計時；當A、B隨意，C、D閉合時，時，分自動校時；當手動校時時，每開關一次示數增加1。E開關用來較秒的，閉合時正常工作，斷開時秒顯示器為零，整個電路不工作?？梢云鸬捷^秒的作用。經過仿真實驗開關設置合理，可以起到預定的效果，能夠有效地校準時、分、秒。六、結論由震蕩器、秒計數器、分計數器、時計數器、BCD-七段顯示譯碼/驅動器、LED七段顯示數碼管設計了數字時鐘電路，經過仿真得出較理想的結果，說明電路圖及思路是正確的，可以實現所要求的根本功能：計時、顯示準確到秒、時分秒校時。七、利用Multisim仿真軟件設計體會通過對軟件Multisim的學習和使用，進一步加深了對數字電路的認識。在仿真過程中遇到許多困難，但通過自己的努力和同學的幫助都一一克制了。首先，連接電路圖過程中，數碼管不能顯示，后經圖形放大后才發(fā)現是電路斷路了。其次，布局的時候因元件比擬多，整體布局比擬困難，因子電路不如原電路直觀，最后在不斷努力下，終于不用子電路布好整個電路。調試時有的器件在理論上可行，但在實際運行中就無法看到效果，所以得換不少器件，有時無法找出錯誤便更換器件重新接線以使電路正常運行。在整個設計中，74LS160的接線比擬困難，