HLS系列 – High Level Synthesis(HLS) 的端口綜合7_第1頁
HLS系列 – High Level Synthesis(HLS) 的端口綜合7_第2頁
HLS系列 – High Level Synthesis(HLS) 的端口綜合7_第3頁
全文預(yù)覽已結(jié)束

付費下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

HLS系列–HighLevelSynthesis(HLS)的端口綜合7在前幾章里，已經(jīng)分別介紹了BlockLevelInterface，PortLevelInterface中的NoI/OProtocol和AXI4。本章里著重介紹下PortLevelInterface的另一個子類別：MemoryInterface：MemoryInterface中分為3個子類別，分別是：ap_memroy，bram和ap_fifo。ap_memory和bram：

數(shù)組通常都被綜合成ap_memory端口，它用來同外部的RAM或者ROM進行數(shù)據(jù)交互，并且?guī)в械刂沸盘?，意味著對?shù)據(jù)的存取順序可以隨機/任意。如果對外部存儲資源的訪問是順序的，那么可以考慮ap_fifo端口，它用來同F(xiàn)IFO進行通信，不帶有地址信號，并且綜合后所用的資源開銷會減小。ap_memory和bram約束的含義是完全一樣的。使用時唯一的區(qū)別是，當(dāng)把HLS綜合后的IP用VivadoIPIntegrator互聯(lián)時：

1.ap_memory呈現(xiàn)的是離散的端口。

2.bram呈現(xiàn)的是一組總線。Note：使用ap_memory時，最好同時使用set_directive_resource命令，明確指定array使用什么類型的RAM資源去實現(xiàn)。如果沒有指定，那么HLS會自己決定在single/dual-portRAM中二選一。下面是一個名字為'd'的array，被綜合成singleportblockram時的端口時序圖：ap_fifo：

假如對memory的訪問時順序的，那么可以考慮把端口綜合成ap_fifo型，它沒有地址端口，資源上會更節(jié)約。被ap_fifo約束的端口，其訪問順序必須得是順序的，如果HLS工具檢查出違例，那么就會提示錯誤；如果HLS工具不確定是否一定是順序訪問的，那么會提示警告！

下面是一個違例的例子，對指針in的訪問并沒有按照順序進行：假如上述函數(shù)的in1被約束為用ap_fifo實現(xiàn)，那么HLS工具就會報錯！Note：ap_fifo不能約束inout型端口。如果一個變量即被read，又被write，那用ap_fifo實現(xiàn)就會報錯！下面是ap_fifo端口讀寫的時序圖：

1.讀操作是FIFT模式，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論