一種載波同步的實(shí)現(xiàn)方法孫東;張刊;秦江【摘要】本文主要講述了用FFT+PLL+CIC組合技術(shù)實(shí)現(xiàn)載波同步的方法，和傳統(tǒng)的用PLL+CIC實(shí)現(xiàn)載波同步相比,該方法具有載波同步動(dòng)態(tài)大的優(yōu)勢(shì).在實(shí)際應(yīng)用中根據(jù)不同的側(cè)重點(diǎn)，選取符合要求的載波同步方法.【期刊名稱】《火控雷達(dá)技術(shù)》【年(卷)，期】2013(042)001【總頁數(shù)】5頁(P74-78)【關(guān)鍵詞】FFT;PLL;CIC;載波同步【作者】孫'東;張刊;秦江【作者單位】西安電子工程研究所西安710100【正文語種】中文【中圖分類】TN911.71引言同步是通信系統(tǒng)中一個(gè)重要的實(shí)際問題。當(dāng)采用同步解調(diào)或相干檢測(cè)時(shí)，接收端需要提供一個(gè)與發(fā)射端調(diào)制載波同頻同相的相干載波。這個(gè)相干載波的獲取就稱為載波提取，或稱為載波同步。在接收機(jī)中，有兩種基本的方法處理載波同步。第一種方法是插入導(dǎo)頻法。通常在頻域插入一個(gè)導(dǎo)頻信號(hào)，接收機(jī)通過提取導(dǎo)頻，使本地振蕩器與接收信號(hào)的載波頻率和相位同步。接收機(jī)通過一個(gè)鎖相環(huán)(PLL)獲取并跟蹤導(dǎo)頻分量，由于PLL具有窄帶寬，因此不會(huì)明顯受到攜帶信息信號(hào)頻率成分的影響。第二種方法是直接法，不需要傳輸導(dǎo)頻，直接從已調(diào)信號(hào)中恢復(fù)載波同步信號(hào)。在實(shí)踐中，這兩種方法都有所應(yīng)用。但第二種方法具有一個(gè)明顯的優(yōu)點(diǎn)，即全部發(fā)送功率分配給攜帶信息的信號(hào)傳輸［2］。本文采用直接法實(shí)現(xiàn)載波同步，介紹了用FFT+PLL+CIC基于FPGA實(shí)現(xiàn)載波同步。通過比較用PLL+CIC技術(shù)和FFT+PLL+CIC組合技術(shù)的實(shí)現(xiàn)情況，來說明FFT+PLL+CIC實(shí)現(xiàn)載波同步的優(yōu)缺點(diǎn)。2系統(tǒng)結(jié)構(gòu)與原理圖1為系統(tǒng)總體結(jié)構(gòu)圖，信號(hào)通過FFT來減小本振與輸入信號(hào)載波之間的頻差，然后通過PLL實(shí)現(xiàn)高精度的載波同步，其主要模塊原理介紹如下。圖1系統(tǒng)結(jié)構(gòu)圖2.1鎖相環(huán)一一同相正交環(huán)法利用鎖相環(huán)(PLL)提取載波的一種常用方法一一同相正交環(huán)法如圖2所示。加于兩個(gè)相乘器的本地信號(hào)分別為壓控振蕩器的輸出信號(hào)cos(wct+0)和它的正交信號(hào)sin(wct+0)o設(shè)輸入的已調(diào)信號(hào)為m(t)coswct,則經(jīng)低通濾波后的輸出為用v7去調(diào)整壓控振蕩器輸出信號(hào)的相位，最后使穩(wěn)態(tài)相位誤差減小到很小的數(shù)值。這樣壓控振蕩器的輸出v1就是所需提取的載波。圖2同相正交環(huán)法提取載波對(duì)于數(shù)字電路，需要將輸入模擬信號(hào)進(jìn)行AD采樣變成數(shù)字信號(hào)，然后將數(shù)控振蕩器代替壓控振蕩器，其他模塊作相應(yīng)的轉(zhuǎn)化。FFT原理及目的FFT是DFT的快速算法，DFT的定義如下(其中WN=e-j2n/N):其目的是實(shí)現(xiàn)信號(hào)時(shí)域到頻域的轉(zhuǎn)換，本文通過FFT得到信號(hào)的頻譜，從而確定輸入信號(hào)的頻率范圍，并通過修正頻率控制字來控制數(shù)控振蕩器使本振信號(hào)與輸入信號(hào)的頻差縮小到士的范圍內(nèi)。其中fs為AD的采樣率，N為作FFT的點(diǎn)數(shù)。CIC濾波器CIC濾波器是無線通信中的常用模塊，一般用于數(shù)字下變頻(DDC)和數(shù)字上變頻(DUC)系統(tǒng)［2,3］。隨著無線通信中數(shù)據(jù)傳輸率的增加，它的應(yīng)用變得尤為重要。CIC濾波器的結(jié)構(gòu)簡(jiǎn)單，沒有乘法器，只有加法器、積分器和寄存器，適合工作在高采樣率。而且，CIC濾波器是一種基于零極點(diǎn)相消的FIR濾波器，已經(jīng)被證明是在高速抽取或插值系統(tǒng)中非常有效的單元。CIC濾波器包括兩個(gè)基本組成部分:積分部分和梳狀部分。單級(jí)CIC抽取濾波器如圖3所示。其中D是設(shè)計(jì)參數(shù)，稱為微分延遲，M代表采樣率降為原來的1/M,其傳遞函數(shù)為：其傳遞函數(shù)的幅頻響應(yīng)為：圖3CIC抽取濾波器隨著頻率的增加，旁瓣電平不斷減小，當(dāng)DM1時(shí)，第一旁瓣電平為2DM/3n,它與主瓣電平的差值為：可見單級(jí)CIC濾波器的旁瓣電平較大，阻帶衰減較差。為降低旁瓣電平，可以采用多級(jí)CIC濾波器級(jí)聯(lián)的方法來實(shí)現(xiàn)。假設(shè)有N級(jí)級(jí)聯(lián)，則阻帶衰減為單級(jí)衰減的N倍。本文采用三級(jí)級(jí)聯(lián)CIC濾波，則其第一旁瓣與主瓣電平的差值為3x13.36=40.08dB。為簡(jiǎn)化運(yùn)算將三級(jí)級(jí)聯(lián)CIC濾波器的實(shí)現(xiàn)框圖簡(jiǎn)化如圖4所示(取D=1)。圖4三級(jí)級(jí)聯(lián)CIC濾波器的實(shí)現(xiàn)框圖3基于FFT+PLL+CIC利用FPGA實(shí)現(xiàn)載波同步基于FFT+PLL+CIC實(shí)現(xiàn)載波同步其本質(zhì)是首先利用FFT來實(shí)現(xiàn)接收信號(hào)時(shí)域到頻域的轉(zhuǎn)換，通過頻譜得到接收信號(hào)的載頻的估計(jì)值。然后通過頻率控制字控制數(shù)控振蕩器來輸出該估計(jì)載頻值的正余弦信號(hào)，接著將系統(tǒng)切換到鎖相環(huán)模式，利用PLL及CIC低通濾波降采樣，實(shí)現(xiàn)最終的載波同步和工作頻率的下降。其實(shí)作FFT其本身是一個(gè)比較復(fù)雜的運(yùn)算，也是功耗比較高的運(yùn)算過程。但通過前期一小段時(shí)間的FFT處理將頻偏縮小，對(duì)后續(xù)的采樣率的降低奠定基礎(chǔ)。因采樣率越低，PLL能鎖定的頻差越小，所以如果沒有FFT做的前期工作，要鎖定相同頻偏實(shí)現(xiàn)載波同步就要有高的采樣率來保證，并且此時(shí)鎖相精度也相應(yīng)變差。頻差太大，鎖相時(shí)間變長，甚至?xí)霈F(xiàn)失鎖。圖5為FFT+PLL+CIC實(shí)現(xiàn)載波同步的原理圖，定時(shí)控制器的開關(guān)切換根據(jù)FFT處理時(shí)間來定。圖5FFT+PLL+CIC實(shí)現(xiàn)載波同步的原理圖FFT使用Xilinx的IP核實(shí)現(xiàn)，圖6作1024點(diǎn)FFT,輸入信號(hào)為16位。其中XN-RE[15:0],XN-IM[15:0]為x(n)的實(shí)部和虛部，XK-RE[26:0],XK-IM[26:0]為X(k)的實(shí)部和虛部。XN-INDEX[9:0],XK-INDEX[9:0]分別為x(n),X(k)的序列號(hào)。START觸發(fā)FFT的開始，RFD表示x(n)的讀取狀態(tài)，BUSY表示運(yùn)算進(jìn)行中，DONE和EDONE表示運(yùn)算結(jié)束。Costas環(huán)路主要模塊包括NCO、CIC低通濾波、鑒相器、環(huán)路濾波器等[5]。對(duì)于NCO，在本設(shè)計(jì)中，頻率控制字選32位，采樣率400MHz,中心頻率為130MHz，則其頻率控制字為1395864371,低通濾波器的設(shè)計(jì)使用xilinx的IP核，通過Matlab中的fdatool工具生成濾波器系數(shù)實(shí)現(xiàn)CIC低通濾波。環(huán)路鑒相器使用一個(gè)簡(jiǎn)單乘法器實(shí)現(xiàn)。環(huán)路濾波器在整個(gè)Costas環(huán)路中非常關(guān)鍵。環(huán)路濾波器數(shù)字化模型如圖7所示。圖7中的輸入為鑒相器輸出直接得到的結(jié)果，輸出直接送到NCO模塊。K1、K2的計(jì)算公式為：其中，Z為環(huán)路阻尼系數(shù)，工程上一般取0.707;wn為環(huán)路阻尼振蕩頻率，T為NCO頻率控制字的更新周期，K為環(huán)路總增益。下面通過一個(gè)具體實(shí)例來講解FFT+PLL+CIC技術(shù)與用PLL+CIC的比較。本文采用的AD為400MHz的采樣率，如圖4所示通過三級(jí)級(jí)聯(lián)CIC濾波將采樣率降到4MHz(取M=1000)，實(shí)現(xiàn)低通濾波，再作1024點(diǎn)FFT,通過修正可以使本地信號(hào)和接收信號(hào)的頻偏縮小到4kHz范圍內(nèi)(FFT作1024點(diǎn)是因?yàn)殒i相環(huán)在4kHz范圍是進(jìn)入快捕帶)。通過理論計(jì)算和簡(jiǎn)化運(yùn)算，本例取K1=1024,K2=128，這樣就能實(shí)現(xiàn)［f0-2MHz,f0+2MHz］輸入信號(hào)和本地信號(hào)的同步，如圖8所示。而如果用PLL+CIC進(jìn)行載波同步，其通過三級(jí)級(jí)聯(lián)CIC濾波將采樣率降到4MHz,而其能鎖定的接收信號(hào)范圍比較窄，通過實(shí)驗(yàn)其載波同步動(dòng)態(tài)范圍約為［f0-200kHz,f0+200kHz］,其中f0為本地信號(hào)頻率，這里取130MHz。圖8為FFT+PLL+CIC實(shí)現(xiàn)載波同步的仿真圖，圖9為未實(shí)現(xiàn)載波同步前的信號(hào)放大圖，圖10為實(shí)現(xiàn)載波同步后的信號(hào)放大圖。圖8FFT+PLL+CIC實(shí)現(xiàn)載波同步進(jìn)程圖9A段放大圖圖10B段放大圖4結(jié)束語本文提出的FFT+PLL+CIC組合技術(shù)實(shí)現(xiàn)載波同步，與用PLL+CIC實(shí)現(xiàn)載波同步相比，其優(yōu)勢(shì)是載波同步動(dòng)態(tài)大，鎖相精度高。缺點(diǎn)是電路復(fù)雜、起始要進(jìn)行預(yù)處理。本文提出的FFT+PLL+CIC組合技術(shù)實(shí)現(xiàn)載波同步適合頻偏較大且相對(duì)頻偏相對(duì)穩(wěn)定的系統(tǒng)，不適合頻偏大但頻偏不穩(wěn)定的系統(tǒng)。參考文獻(xiàn)：陳鑫，吳寧.一種適用于數(shù)控鎖相環(huán)的動(dòng)態(tài)帶寬調(diào)整算法[J].電子與信息學(xué)報(bào)，2011,33(10):2500-2505.西瑞克斯(北京)通信設(shè)備有限公司編著.無線通信的MATLAB和FPGA實(shí)現(xiàn)[M].北京:人民郵電出版社，2009.6.姜巖峰，張東，于明.數(shù)字接收機(jī)中CI