門電路綜合應(yīng)用采用單元門電路可組成較復(fù)雜的邏輯應(yīng)用電路，只要掌握門電路應(yīng)用的一般規(guī)律，弄清各類門電路的用法及特點(diǎn)，就能根據(jù)實(shí)際需要設(shè)計(jì)出滿足要求的應(yīng)用電路。下面將介紹幾種常用門電路的一般使用方法10/3/20231第二章（2）門電路綜合應(yīng)用采用單元門電路可組成較復(fù)雜2.3.1三選二電路◆問題的提出由于檢測(cè)危險(xiǎn)的報(bào)警器自身也可能出現(xiàn)差錯(cuò)，因此為提高報(bào)警信號(hào)的可靠性，在每個(gè)關(guān)鍵部位都安置了三個(gè)同類型的危險(xiǎn)報(bào)警器，如下圖所示。只有當(dāng)三個(gè)危險(xiǎn)報(bào)警器中至少有兩個(gè)指示危險(xiǎn)時(shí)，才實(shí)現(xiàn)關(guān)機(jī)操作。這就是三選二電路。◆方框圖◆作出三選二電路真值表報(bào)警信號(hào)CBA關(guān)機(jī)信號(hào)L00000101001110010111011100010111◆根據(jù)真值表確定標(biāo)準(zhǔn)“與或”表達(dá)式10/3/20232第二章（2）2.3.1三選二電路◆問題的提出由于◆用卡諾圖將其化簡(jiǎn)為最簡(jiǎn)“與或”表達(dá)式◆由該表達(dá)式畫出三選二電路的邏輯圖：11111111寫出邏輯表達(dá)式提示

在實(shí)際電路設(shè)計(jì)中常用與非門集成電路芯片。為此，用摩根定理進(jìn)行如下變換：用與非門構(gòu)成的三選二電路

10/3/20233第二章（2）◆用卡諾圖將其化簡(jiǎn)為最簡(jiǎn)“與或”表達(dá)式◆由該表達(dá)式畫2.3.2產(chǎn)品分類電路◆課題的提出某產(chǎn)品出廠前，要檢查4個(gè)重要參數(shù)A、B、C、D是否在允許的誤差范圍之內(nèi)。分別使用4種數(shù)字測(cè)量裝置對(duì)這4個(gè)參數(shù)進(jìn)行測(cè)量。若所測(cè)參數(shù)在允許范圍內(nèi)，裝置輸出高電平1；若測(cè)得的參數(shù)超出了允許范圍，裝置輸出低電平0?！舢a(chǎn)品分類真值表◆邏輯關(guān)系的設(shè)計(jì)▲當(dāng)所有4個(gè)參數(shù)都在允許范圍內(nèi)時(shí)，電路的輸出端L1為1?！?dāng)只有B超出允許范圍時(shí)，輸出端L2為1。▲當(dāng)只有B和D超出允許誤差范圍時(shí)，輸出端L3應(yīng)為1。▲在所有其他情況下，輸出端L4為1，說明產(chǎn)品是廢品。檢測(cè)信號(hào)DCBA質(zhì)量信號(hào)

L1L2

L3L40000000100100011010001010110011110001001101010111100110111101111000100010001000100010010000100010001000100010001000101000001100010/3/20234第二章（2）2.3.2產(chǎn)品分類電路◆課題的提出某檢測(cè)信號(hào)DCBA質(zhì)量信號(hào)

L1L2

L3L400000001001000110100010101100111100010011010101111001101111011110001000100010001000100100001000100010001000100010001010000011000◆寫出邏輯表達(dá)式寫成與非形式的邏輯表達(dá)式

10/3/20235第二章（2）檢測(cè)信號(hào)質(zhì)量信號(hào)00000001◆◆滿足以上邏輯關(guān)系的產(chǎn)品分類電路，如下圖所示：10/3/20236第二章（2）◆滿足以上邏輯關(guān)系的產(chǎn)品分類電路，如下圖所示：8/4/2.3.3門電路組成數(shù)字信號(hào)源◆概述◆實(shí)例

數(shù)字信號(hào)源可由產(chǎn)生脈沖波形的振蕩電路構(gòu)成。在數(shù)字電路的應(yīng)用中，它可提供連續(xù)的且具有一定頻率（周期）的脈沖信號(hào)?？勺鳛槲⑿陀?jì)算機(jī)、單片機(jī)等數(shù)字電路的時(shí)鐘信號(hào)源。1.可變頻率TTL振蕩器▲電路▲電路組成由兩個(gè)與非門G1、G2及電阻Rf1、Rf2，電容C1、C2組成。開機(jī)瞬間，脈沖電壓作用在與非門輸入端，經(jīng)門電路放大，串聯(lián)耦合電路將形成正反饋，使門電路迅速達(dá)到穩(wěn)定狀態(tài)。在穩(wěn)定狀態(tài)下，由于電容的充放電作用，經(jīng)過一段時(shí)間后將改變某一與非門的輸入電平，由于串聯(lián)耦合電路正反饋的作用又使電路迅速達(dá)到新的穩(wěn)定狀態(tài)，如此周而復(fù)始。振蕩器中各點(diǎn)的波形，如圖所示。▲工作原理10/3/20237第二章（2）2.3.3門電路組成數(shù)字信號(hào)源◆概述◆實(shí)2.固定頻率TTL振蕩器

振蕩周期的估算公式如下：（假設(shè)C1=C2,Rf1=Rf2=Rf）可變頻率TTL振蕩器各點(diǎn)波形提示▲改變電路的器件參數(shù)C1、C2、Rf1、Rf2），輸出波形的頻率將隨之改變?！捎谑謨?cè)中一般不給出R1的確切值，可認(rèn)為R1≈4kΩ。在上圖電路基礎(chǔ)上串聯(lián)一個(gè)石英晶體即組成固定頻率振蕩器，其工作原理相同。但該電路的振蕩頻率是由石英晶體的固有振蕩頻率f0決定的，與電路中的外接電阻、電容的取值無關(guān)。10/3/20238第二章（2）2.固定頻率TTL振蕩器振蕩周期的估算公式如下：（假設(shè)2.3.4門電路構(gòu)成控制門◆與門控制電路

▲電路與波形圖▲工作原理這是由與門構(gòu)成的開關(guān)控制電路。該電路可作為信號(hào)傳送過程中的開關(guān)控制電路。

A為信號(hào)輸入端，K為控制端，L為信號(hào)輸出端。

當(dāng)控制端K為低電平時(shí)，與門被封鎖，輸入信號(hào)無法通過與門，與門輸出端L為低電平；當(dāng)控制端K為高電平時(shí)，與門解除封鎖，輸入信號(hào)可通過與門送至輸出端?！艋蜷T控制電路

▲電路與波形圖▲工作原理該電路，當(dāng)控制端K為低電平時(shí)有信號(hào)輸出；當(dāng)控制端K為高電平時(shí)無信號(hào)輸出。這種電路常用于報(bào)警信號(hào)控制，計(jì)數(shù)脈沖信號(hào)控制等場(chǎng)合。10/3/20239第二章（2）2.3.4門電路構(gòu)成控制門◆與門控制電路▲電路與2.3.4門電路組成單穩(wěn)態(tài)觸發(fā)器◆什么是單穩(wěn)態(tài)觸發(fā)器

單穩(wěn)態(tài)觸發(fā)器具有兩個(gè)開關(guān)狀態(tài)：一個(gè)是穩(wěn)定狀態(tài)，另一個(gè)是非穩(wěn)定狀態(tài)，也稱為暫態(tài)?！魡畏€(wěn)態(tài)觸發(fā)器的工作特點(diǎn)

穩(wěn)定狀態(tài)：是指在加上饋電電壓之后，單穩(wěn)態(tài)觸發(fā)器的輸出端uO=1(或uO=0)，而且該狀態(tài)將一直保持下去，直到在輸入控制信號(hào)的作用下，使觸發(fā)器翻轉(zhuǎn)到暫穩(wěn)態(tài)為止。

暫態(tài)：?jiǎn)畏€(wěn)態(tài)觸發(fā)器的輸出uO=0（或uO=1），該狀態(tài)維持一段時(shí)間后將自動(dòng)返回到穩(wěn)定狀態(tài)。暫態(tài)的維持時(shí)間由連接的阻容元件參數(shù)決定。10/3/202310第二章（2）2.3.4門電路組成單穩(wěn)態(tài)觸發(fā)器◆什么是單穩(wěn)態(tài)觸發(fā)器◆單穩(wěn)態(tài)觸發(fā)電路

1.微分型單穩(wěn)態(tài)觸發(fā)器邏輯電路

▲電路組成及器件作用

C1、R1構(gòu)成輸入微分隔直電路，其作用是使輸入觸發(fā)信號(hào)經(jīng)微分后變窄，同時(shí)隔斷直流成分。

C2、R2為定時(shí)元件。門G1的輸出端通過R2對(duì)C2充電，電容C2的充電時(shí)間即暫穩(wěn)態(tài)時(shí)間，也稱作輸出脈沖寬度TW，其估算公式為

TW≈0.85R2C2

R1：要按門電路的“開門電阻”取值，即R1≥RON（RON≈10kΩ）。開門電阻：保證與非門輸出為額定低電平時(shí)所允許輸入電阻Ri的最小值RON。R2：要按門電路的“關(guān)門電阻”取值，即R2≤ROFF（ROFF≈2kΩ）。關(guān)門電阻：保證與非門輸出為額定高電平90%時(shí)所允許輸入電阻Ri的最大值ROFF。10/3/202311第二章（2）◆單穩(wěn)態(tài)觸發(fā)電路1.微分型單穩(wěn)態(tài)觸發(fā)器邏輯電路▲▲電路工作原理無觸發(fā)脈沖輸入時(shí)，門G2的輸入為低電平，輸出為高電平（關(guān)門狀態(tài)），并反饋至門G1輸入端使門G1輸出低電平（開門狀態(tài)）。電路處于穩(wěn)定狀態(tài)。微分型單穩(wěn)態(tài)觸發(fā)器及波形當(dāng)輸入端加入負(fù)觸發(fā)脈沖時(shí)，門G1輸入低電平，輸出為高電平（關(guān)門狀態(tài)），通過C2耦合使門G2的輸入為高電平，輸出低電平（開門狀態(tài)），反饋至門G1輸入端，使門G1輸出高電平。此時(shí)，電路處于暫穩(wěn)狀態(tài)。

在暫穩(wěn)狀態(tài)下，門G1的輸出端通過R2對(duì)C2充電，引起門G2輸入端A的電位逐漸下降，若下降至低電平時(shí)，門G2的輸出將變?yōu)楦唠娖?，使整個(gè)電路又回到原穩(wěn)定狀態(tài)。TW10/3/202312第二章（2）▲電路工作原理無觸發(fā)脈沖輸入時(shí)，門G2的輸2.積分型單穩(wěn)態(tài)觸發(fā)器邏輯電路

積分型單穩(wěn)態(tài)觸發(fā)電路積分型單穩(wěn)態(tài)觸發(fā)器波形提示上述單穩(wěn)態(tài)電路是寬脈沖、輸入脈沖下降沿觸發(fā)的微分型單穩(wěn)態(tài)觸發(fā)器，用門電路也可構(gòu)成窄脈沖、上升沿觸發(fā)的微分型單穩(wěn)態(tài)觸發(fā)器器。另外用門電路還能構(gòu)成積分型單穩(wěn)態(tài)觸發(fā)器，如上圖所示。在實(shí)際應(yīng)用中常使用各種不同類型的集成單穩(wěn)態(tài)觸發(fā)器。3.單穩(wěn)態(tài)觸發(fā)器構(gòu)成的定時(shí)控制脈沖門電路方框圖及其波形圖

用于移位電路、計(jì)數(shù)電路和存儲(chǔ)電路等。10/3/202313第二章（2）2.積分型單穩(wěn)態(tài)觸發(fā)器邏輯電路積分型單穩(wěn)態(tài)觸發(fā)電路積2.4常用IC門簡(jiǎn)介由于集成電路（IC）的諸多優(yōu)點(diǎn)，實(shí)際應(yīng)用中人們更青睞于選用集成電路來完成各種邏輯控制和運(yùn)算。它可以使電路的設(shè)計(jì)過程更加簡(jiǎn)單，結(jié)構(gòu)更加合理，電路的故障率減少，可靠性提高，抗干擾性增強(qiáng)。這其中應(yīng)用最普遍的是TTL系列和CMOS系列集成電路。本節(jié)內(nèi)容提要2.4.1TTL系列數(shù)字電路的分類及主要參數(shù)指標(biāo)2.4.2其他常用TTL門電路

2.4.3常用CMOS門電路10/3/202314第二章（2）2.4常用IC門簡(jiǎn)介由于集成電路（I2.4.1TTL系列數(shù)字電路的分類及主要參數(shù)指標(biāo)TTL系列數(shù)字電路分類2.TTL系列數(shù)字電路的主要參數(shù)指標(biāo)3.TTL與非門輸入特性和輸出特性

TTL系列數(shù)字電路分類◆按集成度大小分類◆按邏輯功能分類◆按國家標(biāo)準(zhǔn)分類小規(guī)模集成電路中規(guī)模集成電路大規(guī)模集成電路超大規(guī)模的集成電路。CV54/74系列CV54/74H系列CV54/74S系列CV54/74LS系列小規(guī)模集成電路

小規(guī)模集成電路集成度比較低，大多數(shù)是

與門、或門、與非門、或非門、與或非門、反相器、三態(tài)門、鎖存器、觸發(fā)器、單穩(wěn)態(tài)、多諧振蕩器；以及一些擴(kuò)展門、緩沖器、驅(qū)動(dòng)器等比較基本、簡(jiǎn)單、通用的數(shù)字邏輯單元電路。可以根據(jù)電路設(shè)計(jì)需要利用手冊(cè)從中選擇適用的電路構(gòu)成所需的各種數(shù)字邏輯電路。中規(guī)模集成電路大規(guī)模集成電路

中、大規(guī)模集成電路的集成度比較高，大多數(shù)是一些具有特定邏輯功能的邏輯電路。其中包括：加法器、累加器、乘法器、比較器、奇偶發(fā)生器/校驗(yàn)器、算術(shù)運(yùn)算器、多（四、六、八）觸發(fā)器、寄存器堆、時(shí)鐘發(fā)生器、碼制轉(zhuǎn)換器、數(shù)據(jù)選擇器/多路開關(guān)、譯碼器/分配器、顯示譯碼器/驅(qū)動(dòng)器、位片式處理器片、異步計(jì)數(shù)器、同步計(jì)數(shù)器、A/VD和VD/A轉(zhuǎn)換器、隨機(jī)存取器（RAM）、只讀存儲(chǔ)器（ROM/PROM/EPROM/EEPROM）、處理機(jī)控制器和支持功能器件等。10/3/202315第二章（2）2.4.1TTL系列數(shù)字電路的分類及主要參數(shù)指標(biāo)TTL系2.TTL系列數(shù)字電路的主要參數(shù)指標(biāo)TTL系列數(shù)字電路有許多參數(shù)指標(biāo)。例如，最大電源電壓、電流、工作環(huán)境溫度范圍等多種參數(shù)。這里只介紹一些與TTL集成電路電特性有關(guān)的重要參數(shù)指標(biāo)。（1）高電平輸出電壓VOH：2.7～3.4V。（2）高電平輸出電流I0H：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流。若使用電流超過手冊(cè)中的規(guī)定值會(huì)使輸出高電平下降，嚴(yán)重時(shí)會(huì)破壞邏輯關(guān)系。IOH也表示電路的拉電流負(fù)載能力。（3）低電平輸出電壓VOL：0.2～0.5V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流（實(shí)際是從IC輸出端流入），超過此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）高電平輸入電壓VIH：一般為2V，是指為確保輸出低電平時(shí)允許輸入高電平的最小值。（6）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路作為前級(jí)拉電流負(fù)載。（7）低電平輸入電壓VIL：一般為0.8V，確保輸出為高電平時(shí)所允許的最大輸入低電平值。10/3/202316第二章（2）2.TTL系列數(shù)字電路的主要參數(shù)指標(biāo)TTL（8）低電平輸入電流IIL：輸入為低電平時(shí)的輸入電流，即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路作為前級(jí)的灌電流負(fù)載。（9）輸出短路電流IOS：輸出端為高的平時(shí)，對(duì)地的短路電流。（10）電源電流：用來確定整個(gè)電路和供電電源的功率，隨電路不同而不同。（11）傳輸延遲時(shí)間tPLH和tPHL：在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過多級(jí)門電路傳輸后造成的時(shí)間延遲將影響門電路的邏輯功能。（12）時(shí)鐘脈沖fmax：電路最大的工作頻率，超過此頻率IC將不能正常工作。在TTL數(shù)字集成電路的設(shè)計(jì)中，IOH和IOL反映了集成電路芯片的帶負(fù)載能力。IIH和IIL則反映其對(duì)前級(jí)集成電路的影響。當(dāng)IIH或IIL之和超過前級(jí)的IOH或IOL值時(shí)，為保證正確的邏輯關(guān)系，需增加驅(qū)動(dòng)芯片以提高IC的帶負(fù)載能力。各種TTL集成電路的重要電特性參數(shù)指標(biāo)，都可以在TTL集成電路手冊(cè)中查到。對(duì)于功能復(fù)雜的TTL集成電路，手冊(cè)中還提供時(shí)序圖（或波形圖）、功能表（或真值表），以及引腳信號(hào)電平的要求。熟練運(yùn)用集成電路手冊(cè)，掌握芯片各種描述方法的作用是正確使用各類TTL集成電路的必備條件。10/3/202317第二章（2）（8）低電平輸入電流IIL：輸入為低電平時(shí)的輸入電流，即當(dāng)前3.TTL與非門輸入特性和輸出特性在數(shù)字電路中，經(jīng)常遇到TTL數(shù)字電路之間的相互連接和TTL數(shù)字電路與其他電路或負(fù)載的連接問題，因此對(duì)TTL數(shù)字集成電路的輸入和輸出的電氣特性應(yīng)當(dāng)有較深入的了解，從而加深對(duì)TTL系列門電路特性參數(shù)的理解，更好地使用各種芯片。在此對(duì)與非門的主要特性加以簡(jiǎn)單敘述。TTL數(shù)字集成電路都是以三級(jí)管作為其輸入和輸出器件的，如圖2.17所示。只要我們掌握TTL與非門的輸入和輸出的電氣特性，也就基本上掌握了其他TTL數(shù)字集成電路的輸入和輸出電氣特性。（1）TTL與非門輸入特性TTL與非門輸入特性包括與非門的輸入電壓與輸入電流之間的關(guān)系特性及輸入端的負(fù)載特性。由于TTL數(shù)字集成電路制造工藝的一致性，只要分析多發(fā)射結(jié)中一個(gè)輸入端的輸入特性就能代表其他輸入端的輸入特性。10/3/202318第二章（2）3.TTL與非門輸入特性和輸出特性在數(shù)字電圖2.33(a)輸入伏安特性圖2.33(b)電路原理圖●輸入電壓與輸入電流之間的關(guān)系特性（輸入伏安特性）。圖2.33所示為TTL與非門的輸入伏安特性曲線及分析電路示意圖。該特性描述了某一輸入端電壓與電流之間的關(guān)系，設(shè)其他輸入端懸空或接正電源，輸入電流的參考方向如圖所示。輸入電流iI=-iR1=-（VCC-ube1-uI）/R1

當(dāng)uI=0V時(shí)ube1=0.7V，T2截止iI=-iR1=-（VCC-ube1-uI）/R1

=-（5-0.7）/3kΩ=-1.4mA若將該電路作為前級(jí)電路的負(fù)載，此電流將成為前級(jí)電路輸出低電平時(shí)的最大灌電流負(fù)載，用IIL表示。它是分析前級(jí)TTL（或其他電路）電路輸出端灌電流負(fù)載能力的重要參數(shù)。隨著ｕi的不斷增加，iI將逐漸減少。此時(shí)的輸入電流稱為輸入短路電流（或低電平輸入電流），用IIS表示。提示◆當(dāng)ｕIi繼續(xù)增大到1.4V時(shí)，T2的發(fā)射結(jié)開始導(dǎo)通，使T1的發(fā)射結(jié)截止。此時(shí)輸入端只有很小的反向漏電流流入。隨著ｕIi的繼續(xù)增大，反向電流基本不變。若將該電路作為前級(jí)電路的負(fù)載，此電流將成為前級(jí)輸出高平時(shí)的拉電流負(fù)載，用IIH表示。它是分析前級(jí)TTL（或其他電路）電路輸出端拉電流負(fù)載能力的重要參數(shù)?！粼诜治鼍唧w電路的負(fù)載影響時(shí)，還要分清前后關(guān)聯(lián)電路的相互關(guān)系。即哪個(gè)是主電路，哪個(gè)是負(fù)載。當(dāng)該芯片作為前級(jí)電路的負(fù)載時(shí)，要將有關(guān)負(fù)載各輸入端的IIL和IIH全部計(jì)算在內(nèi)，才是全部的灌電流負(fù)載或拉電流負(fù)載。10/3/202319第二章（2）圖2.33(a)輸入伏安特性圖2.33(b)電路原理●輸入負(fù)載特性在與非門輸入端接入電阻Ri時(shí)，所接電阻兩端的電壓將隨阻值的不同而改變，兩者的關(guān)系稱為輸入負(fù)載特性。定義TTL與非門的輸入負(fù)載特性曲線及分析電路

輸入負(fù)載特性分析

◆當(dāng)Ri=0Ω時(shí)，相當(dāng)于ｕI=0V，輸入短路。若Ri增大，ｕI也隨之增大，ｕI=Ri×﹙VCC－ｕbe1﹚/（Ri+R1），這個(gè)關(guān)系只在ｕI＜1.4V時(shí)才成立。◆若Ri繼續(xù)增大，當(dāng)ｕI≥1.4V時(shí)，使T2飽和導(dǎo)通，uB1被鉗位在2.1V，此時(shí)再增大Ri，ｕI也不會(huì)增大，如曲線所示。即ｕImax=1.4V，相當(dāng)于輸入電壓為高電平，與非門輸出將為低電平。將此時(shí)輸出為額定低電平時(shí)所允許輸入電阻Ri的最小值RON稱為“開門電阻”。同理，把保證與非門輸出為額定高電平90%所允許輸入電阻Ri的最大值ROFF稱為“關(guān)門電阻”。在分析電路中，當(dāng)Ri＜ROFF時(shí)，與非門輸出高電平；當(dāng)Ri＞RON時(shí)，與非門輸出低電平。提示綜上所述，在使用TTL集成電路時(shí)，有些不用的輸入端若用小電阻接地，會(huì)使此輸入端相當(dāng)于輸入一個(gè)低電平；若所接電阻過大時(shí)，輸入端相當(dāng)于輸入一個(gè)高電平。因此在處理TTL集成電路閑置輸入端時(shí)，應(yīng)確保閑置輸入端的電平狀態(tài)不破壞電路的邏輯關(guān)系。若閑置輸入端懸空時(shí)，相當(dāng)于輸入高電平狀態(tài)。對(duì)于閑置輸入端的處理，還可以通過電阻將其接至電源VCC，這種接法不影響電路的邏輯狀態(tài)。10/3/202320第二章（2）●輸入負(fù)載特性在與非門輸入端接入電阻Ri時(shí)，所接電阻兩（2）TTL與非門輸出特性定義：輸出電壓與輸出電流之間的關(guān)系稱為輸出特性?！糨斎氲碗娖剑敵鰹楦唠娖綍r(shí)特性曲線及原理電路如圖2.34（a）（b）所示圖2.34（a）圖2.34（b）特性分析若與非門某一輸入端為低電平，T2、T4管截止，T3管飽和導(dǎo)通，輸出為高電平。輸出電流只能流向負(fù)載。

輸出電壓

uO≈VCC-uce3+iLR4。若iL增大，uO將下降。當(dāng)iL增大到某個(gè)值時(shí)，將破壞T3管飽和導(dǎo)通的條件，使其進(jìn)入放大狀態(tài)，此時(shí)uO將繼續(xù)下降，甚至降為低電平，從而破壞了電路的邏輯關(guān)系。圖中的電流方向?yàn)閰⒖挤较颉！暨@種現(xiàn)象實(shí)質(zhì)上就是當(dāng)外接拉電流負(fù)載時(shí)，隨著輸出端拉電流負(fù)載的增大，輸出電壓將下降的拉電流負(fù)載特性，因此在使用TTL電路時(shí)，要考慮拉電流負(fù)載對(duì)輸出高電平的影響。10/3/202321第二章（2）（2）TTL與非門輸出特性定義：輸出電壓與輸出電流之間的關(guān)系◆輸入高電平，輸出為低電平時(shí)特性曲線及原理電路如圖2.35（a）（b）所示特性分析圖2.35（a）圖2.35（b）◆若輸入端均為高電平，T2、T4管將飽和導(dǎo)通，T3管截止，輸出為低電平。負(fù)載電流將從T4管集電極流入，ic4=iL。飽和時(shí)，T4管c-e間的電阻非常小，所以當(dāng)負(fù)載電流iL增大時(shí)，輸出電壓uO上升比較緩慢，如圖2.35（a）所示。可見，此時(shí)的與非門可以承擔(dān)較大的負(fù)載電流。但ic4增加太多，也會(huì)破壞電路的邏輯狀態(tài)。◆這種現(xiàn)象實(shí)質(zhì)就是當(dāng)外接灌電流負(fù)載時(shí)，隨著輸出端灌電流負(fù)載的增大，將造成輸出電壓升高的灌電流負(fù)載特性。因此在使用TTL電路時(shí)，要考慮灌電流負(fù)載對(duì)輸出低電平的影響。10/3/202322第二章（2）◆輸入高電平，輸出為低電平時(shí)特性曲線及原理電路如圖2.352.4.2其他常用TTL門電路集電極開路門電路（OC門）2.三態(tài)門3.驅(qū)動(dòng)電路◆問題的提出在實(shí)際應(yīng)用中，有時(shí)要將n個(gè)門電路的輸出端連接在一起，稱為“線與”。圖2.37是兩個(gè)TTL與非門F1、F2“線與”的示意圖。圖2.37F1F2當(dāng)與非門F1輸出為高電平（L1=1）時(shí)，若與非門F2輸出為低電平（L2=0），就會(huì)有很大的電流i經(jīng)R4、T3、D4流入T4ˊ管的集電極。電流i成為與非門F1的拉電流負(fù)載，同時(shí)也是與非門F2的灌電流負(fù)載。ii過大一方面會(huì)使與非門F2的輸出低電平狀態(tài)受到破壞（使L2=1）；另一方面會(huì)使與非門F1的T3管燒壞。所以，實(shí)際應(yīng)用中這種接法是不允許的?！魡栴}的解決集電極開路的TTL門電路，又稱“OC門”10/3/202323第二章（2）2.4.2其他常用TTL門電路集電極開路門電路（O◆OC門的邏輯符號(hào)（以集電極開路的與非門為例

）圖2.37集電極開路的與非門◆OC門的類型包括集電極開路的與門、非門、與非門、異或非門及其他種類的集成電路?！鬙C門的分析與使用“OC門”的邏輯表達(dá)式、真值表等描述方法和普通門電路完全一樣，它們的主要區(qū)別是：“OC門”的輸出管T4集電極處于開路狀態(tài)。在具體應(yīng)用時(shí)，必須外接集電極負(fù)載電阻RL?！鬙C門線與的表達(dá)式圖2.38當(dāng)與非門F1輸出高電平1，與非門F2輸出低電平0時(shí)，輸出端L將被鉗位在低電平0，此種邏輯關(guān)系稱為“線與”。邏輯表達(dá)式：◆OC門線與接線圖（圖2.38）10/3/202324第二章（2）◆OC門的邏輯符號(hào)（以集電極開路的與非門為例）圖2.37◆OC門外接集電極電阻RL值的計(jì)算▲當(dāng)所有OC與非門輸出端均為高電平VOH時(shí)，如圖2.39（a）所示

圖2.39（a）nm已知：有n個(gè)OC門的輸出端“線與”，并接有m個(gè)與非門作為負(fù)載，每個(gè)與非門負(fù)載有K個(gè)輸入端。解：設(shè)IRLmin表示流過RL的最小電流IOH表示OC與非門輸出管T4的反向漏電流則有IRLmin=nIOH+mKIIH

IOHIIH為保證OC與非門輸出電平不低于輸出高電平的最小值VOHmin，必須使則最大負(fù)載電阻

RLmax=（+5V-VOHmin）/（nIOH+mKIIH）。5V-IRLmin

RL≥VOHmin10/3/202325第二章（2）◆OC門外接集電極電阻RL值的計(jì)算▲當(dāng)所有OC與非門輸▲當(dāng)所有OC與非門輸出端均為低電平VOL時(shí)，如圖2.39（b）所示

nmIOLIILOC與非門電路的負(fù)載電流IIL將全部灌入OC與非門。用IRLmax表示。

即IRLmax=nIOL+mKIIL

為了保證輸出低電平不大于輸出低電平的最大值VOLmax，必須使+5V-IRLmaxRL≤VOLmax

則最小的負(fù)載電阻RLmin=（+5V-VOLmax）/IRLmax=（+5V-VOLmax）/IOLM-mKIIL）由以上分析可知，RL的取值范圍應(yīng)為RLmin＜RL＜RLmax。參數(shù)IOH、IOL、VOHmin、VOLmax和IIH、IIL都可以在手冊(cè)上查出。其中IOLM為每個(gè)集電極開路與非門所允許的最大負(fù)載電流。10/3/202326第二章（2）▲當(dāng)所有OC與非門輸出端均為低電平VOL時(shí)，如圖2.39（2.三態(tài)門◆什么是三態(tài)門一般邏輯門電路的輸出只有0、1兩種狀態(tài)，而三態(tài)門的輸出除了0、1兩種狀態(tài)之外，還有第三種狀態(tài)—高阻抗?fàn)顟B(tài)?！羧龖B(tài)門的特點(diǎn)高阻抗?fàn)顟B(tài)并不表示邏輯意義上的第三種狀態(tài)，它只表示在高阻抗?fàn)顟B(tài)時(shí)，門電路的輸出阻抗非常大，輸入與輸出之間可以視為開路狀態(tài)，即對(duì)外電路不起任何作用。在數(shù)字電路中，三態(tài)門是一種特別實(shí)用的門電路，尤其是在計(jì)算機(jī)接口電路中得到廣泛應(yīng)用?！羧龖B(tài)與非門的原理示意圖及其符號(hào)

▲三態(tài)與非門比一般的與非門多了一個(gè)控制端G。當(dāng)G=1時(shí)，此電路和一個(gè)普通的與非門電路完全相同即：▲當(dāng)G=0時(shí)，晶體管T3、T4均截止，輸入與輸出之間相當(dāng)于斷開，呈現(xiàn)高阻抗?fàn)顟B(tài)。輸入與輸出之間不滿足與非邏輯關(guān)系，即輸入與輸出狀態(tài)之間互不影響，輸出端L的狀態(tài)完全取決于外電路的邏輯狀態(tài)。關(guān)于符號(hào)的說明

在邏輯符號(hào)的控制端有小圓圈表示低電平時(shí)與非門有效，輸入和輸出狀態(tài)之間滿足與非邏輯關(guān)系，若控制端為高電平，輸出端處于高阻狀態(tài)，不受輸入端狀態(tài)的邏輯控制。若控制端無小圓圈，控制電平正好相反。10/3/202327第二章（2）2.三態(tài)門◆什么是三態(tài)門一般邏輯門電路◆三態(tài)門真值表控制輸入變量輸出變量GABL（1）0（1）0（1）0（1）0（0）100011011XX1110高阻在常用的集成電路中，有許多集成電路的輸入端或輸出端采用了三態(tài)門結(jié)構(gòu)。在使用時(shí)，可根據(jù)實(shí)際需要用控制端實(shí)現(xiàn)電路間的接通與斷開。◆三態(tài)門應(yīng)用舉例圖2.41（a）圖2.41（b）圖2.41（c）三態(tài)門應(yīng)用示意圖如圖2.41所示，其中（a）門電路選擇（b）數(shù)據(jù)雙向傳輸（c）總線結(jié)構(gòu)10/3/202328第二章（2）◆三態(tài)門真值表控制輸入變量輸出變量GA3.驅(qū)動(dòng)電路在集成電路應(yīng)用中，有時(shí)前級(jí)門電路不能直接驅(qū)動(dòng)后級(jí)門電路或其他類型電路。此時(shí)，可采用專用集成驅(qū)動(dòng)電路來提高前級(jí)門電路的負(fù)載能力。◆集成驅(qū)動(dòng)器74LS244示意圖（圖2.43）◆集成驅(qū)動(dòng)器74LS244工作原理它由8個(gè)三態(tài)輸出的緩沖/驅(qū)動(dòng)電路構(gòu)成，并分為兩組，每組分別由三態(tài)允許控制端和控制。當(dāng)和為低電平時(shí)，Y=A，當(dāng)和為高電平時(shí)，輸出端呈高阻狀態(tài)。10/3/202329第二章（2）3.驅(qū)動(dòng)電路在集成電路應(yīng)用中，有時(shí)前級(jí)門電2.4.3常用CMOS門電路概述

CMOS門電路的邏輯圖、邏輯符號(hào)、邏輯表達(dá)式、真值表等描述方法與TTL門電路是完全一樣的，它們的電氣參數(shù)有所不同，使用方法也有差異。常用的CMOS門電路在類型、種類上幾乎與TTL數(shù)字電路相同，因此前面以TTL門電路為例所介紹的各種應(yīng)用同樣適用于CMOS門電路。這里僅介紹CMOS門電路的一些基本結(jié)構(gòu)與特點(diǎn)，以加深了解兩種系列門電路的相同與不同之處。1.CMOS開關(guān)電路◆

電路（圖2.43）圖2.43由COMS三態(tài)門構(gòu)成的傳輸門電路

◆

工作原理

當(dāng)控制端C=0時(shí)，，傳輸門TG截止，相當(dāng)于開關(guān)斷開，輸出端呈高阻狀態(tài)；當(dāng)控制端C=1時(shí)，，傳輸門TG導(dǎo)通，相當(dāng)于開關(guān)閉合，使uO=uI。由于CMOS三態(tài)傳輸門TG具有很低的導(dǎo)通電阻和很高的截止電阻，所以很接近理想開關(guān)電路。10/3/202330第二章（2）2.4.3常用CMOS門電路概述CM2.CMOS雙向三態(tài)驅(qū)動(dòng)器◆

電路（圖2.44）◆

工作原理圖2.44COMS三態(tài)門雙向傳輸電路

當(dāng)CMOS三態(tài)門F1或F2的控制端為高電平時(shí)，該門起傳輸作用，否則呈高阻狀態(tài)。

即當(dāng)C=1時(shí)，三態(tài)門F1接通，三態(tài)門F2處于高阻狀態(tài)，信號(hào)由D端送至Q端；當(dāng)C=0時(shí)，三態(tài)門F2接通，三態(tài)門F1處于高阻狀態(tài)，信號(hào)由Q端送至D端。某些集成電路就具有這種三態(tài)雙向傳輸控制的功能，在計(jì)算機(jī)的接口技術(shù)中被廣泛使用。10/3/202331第二章（2）2.CMOS雙向三態(tài)驅(qū)動(dòng)器◆電路（圖2.44）◆工作（7）CMOS電路的缺點(diǎn)是由于它的輸入阻抗高，使其容易受靜電感應(yīng)而擊穿，所以在其內(nèi)部一般都設(shè)置了保護(hù)電路。3.CMOS數(shù)字電路的特點(diǎn)（1）由于CMOS管的導(dǎo)通內(nèi)阻比雙極型晶體管導(dǎo)通內(nèi)阻大，所以CMOS電路的工作速度比TTL電路的工作速度低。（2）CMOS電路的輸入阻抗很高，可達(dá)10MΩ以上，且在頻率不高的情況下，電路的驅(qū)動(dòng)能力比TTL電路強(qiáng)。（3）允許CMOS電路的電源電壓的變化范圍較大，約在5～15V之間，所以其輸出高、低電平的擺幅較大。與TTL電路相比