項(xiàng)目七

密碼電子鎖的設(shè)計(jì)與測(cè)試學(xué)習(xí)目標(biāo)：知識(shí)目標(biāo)：了解RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器的工作特性；仿真測(cè)試RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器邏輯功能；了解不同觸發(fā)器之間的互相轉(zhuǎn)換；了解密碼電子鎖的設(shè)計(jì)原理；掌握密碼電子鎖的仿真測(cè)試。技能目標(biāo)：能用仿真軟件對(duì)RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器邏輯功能進(jìn)行仿真測(cè)試；能夠完成密碼電子鎖的設(shè)計(jì)與制作。2項(xiàng)目背景：伴隨著生活水平的提高，人們財(cái)產(chǎn)的積累，大家更加重視家庭防盜。顯然傳統(tǒng)的機(jī)械鎖因?yàn)楸銛y性差、使用不便捷等原因，已經(jīng)不能滿足人們對(duì)于家庭安全的需求。由此密碼電子鎖因其方便靈活、保密性高、易于操作進(jìn)入大家的視線，受到人們的喜愛。電子密碼鎖通過數(shù)字邏輯電路，一般是提前設(shè)置編碼對(duì)電路進(jìn)行控制。當(dāng)編碼正確促進(jìn)觸發(fā)器觸發(fā)，若輸入錯(cuò)誤的編碼則觸發(fā)器不能觸發(fā)，由此實(shí)現(xiàn)門的開啟與封鎖控制，此外也可添加附加電路，實(shí)現(xiàn)鎖定功能或者門鈴功能，以提高門的安全系數(shù)。3項(xiàng)目背景：密碼電子鎖項(xiàng)目的完成涉及到電路設(shè)計(jì)、邏輯圖設(shè)計(jì)、仿真測(cè)試、實(shí)物制作與測(cè)試四方面知識(shí)的學(xué)習(xí)，具體組成框圖如7-1所示。4圖7-1密碼電子鎖的組成框圖任務(wù)1RS觸發(fā)器邏輯功能測(cè)試任務(wù)分析：在各類復(fù)雜數(shù)字電路中，除了需要對(duì)二值信號(hào)開展算術(shù)運(yùn)算與邏輯運(yùn)算，還需要將這些信號(hào)與運(yùn)算結(jié)果進(jìn)行保存?；诖耍菊鹿?jié)主要介紹具有記憶功能基本邏輯單元-觸發(fā)器，而其中RS觸發(fā)器是很多觸發(fā)器電路基礎(chǔ)構(gòu)成部分，因此本任務(wù)通過仿真測(cè)試RS觸發(fā)器邏輯功能，學(xué)習(xí)RS觸發(fā)器性能特點(diǎn)。5任務(wù)1RS觸發(fā)器邏輯功能測(cè)試知識(shí)鏈接：通過之前的章節(jié)學(xué)習(xí)，可以知道各類門電路均可以有兩種不同的輸出狀態(tài)（高電平、低電平），但其不能自行保存該輸出狀態(tài)不變，即它不具備記憶功能。而本章節(jié)介紹具有記憶功能的基本邏輯單元-觸發(fā)器。觸發(fā)器是指可以存儲(chǔ)1位二值信號(hào)的基本單元電路。其具備兩個(gè)基本特性：第一：其具有兩個(gè)穩(wěn)定狀態(tài)，分別用來代表邏輯0和邏輯1；第二：觸發(fā)信號(hào)作用下，依據(jù)不同的輸入信號(hào)，觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)可相互轉(zhuǎn)換，并且已完成轉(zhuǎn)換的穩(wěn)定狀態(tài)可自行保持下去，這體現(xiàn)了觸發(fā)器的記憶功能，因此觸發(fā)器是具有記憶功能的邏輯單元，可應(yīng)用于多方面。不同種類的觸發(fā)器在觸發(fā)方式、電路結(jié)構(gòu)、邏輯功能上均有不同。根據(jù)觸發(fā)器邏輯功能的不同，可分為SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器等幾類。6任務(wù)1RS觸發(fā)器邏輯功能測(cè)試

7任務(wù)1RS觸發(fā)器邏輯功能測(cè)試

8任務(wù)1RS觸發(fā)器邏輯功能測(cè)試一、基本RS觸發(fā)器：9

RSQ00狀態(tài)不定01010111狀態(tài)不變?nèi)蝿?wù)1RS觸發(fā)器邏輯功能測(cè)試二、同步RS觸發(fā)器10相比于基本RS觸發(fā)器，同步RS觸發(fā)器多出一個(gè)端子即時(shí)鐘脈沖端，即CP輸入端。在實(shí)際應(yīng)用時(shí)，增加CP端，使得在時(shí)鐘脈沖到達(dá)，才能根據(jù)輸入信號(hào)改變觸發(fā)器狀態(tài)，無時(shí)鐘信號(hào)觸發(fā)時(shí)，即便輸入改變，觸發(fā)器的輸出狀態(tài)也不會(huì)改變，由此衍生出同步RS觸發(fā)器。同步RS觸發(fā)器的電路結(jié)構(gòu)如圖7-5(a)所示，邏輯符號(hào)如圖7-5(b)所示。任務(wù)1RS觸發(fā)器邏輯功能測(cè)試二、同步RS觸發(fā)器11

任務(wù)1RS觸發(fā)器邏輯功能測(cè)試二、同步RS觸發(fā)器12表7-2同步RS觸發(fā)器特性表CPSRQnQn+10××000××111000010011101001011011001110111110×1111×任務(wù)1RS觸發(fā)器邏輯功能測(cè)試二、同步RS觸發(fā)器13

任務(wù)1RS觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施二、仿真測(cè)試1、本次任務(wù)是針對(duì)由與非門構(gòu)成的基本RS觸發(fā)器的邏輯功能進(jìn)行仿真測(cè)試。查找CD4011引腳圖、參數(shù)等有關(guān)資料以作備用。在Multisim中按照?qǐng)D7-9接線，選擇兩個(gè)指示燈用于測(cè)試觸發(fā)器的輸出狀態(tài)在表7-3功能表中，將觸發(fā)器輸出狀態(tài)寫入，并總結(jié)基本RS觸發(fā)器特性的規(guī)律。14一、測(cè)試準(zhǔn)備1.一臺(tái)計(jì)算機(jī)2.Multisim仿真軟件任務(wù)1RS觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施圖7-9基本RS觸發(fā)器仿真測(cè)試圖15任務(wù)1RS觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施圖7-9基本RS觸發(fā)器仿真測(cè)試圖16任務(wù)2JK觸發(fā)器邏輯功能測(cè)試任務(wù)分析：因RS觸發(fā)器自身性能問題即當(dāng)S=R=1時(shí)，觸發(fā)器輸出次態(tài)不確定，在實(shí)際應(yīng)用中，希望選用具備更完善電路結(jié)構(gòu)的觸發(fā)器，由此可選擇JK觸發(fā)器。本任務(wù)通過對(duì)JK觸發(fā)器邏輯功能進(jìn)行仿真測(cè)試，以學(xué)習(xí)JK觸發(fā)器的特性。17任務(wù)2JK觸發(fā)器邏輯功能測(cè)試

18（a）邏輯圖(b)邏輯符號(hào)圖7-10主從結(jié)構(gòu)JK觸發(fā)器任務(wù)2JK觸發(fā)器邏輯功能測(cè)試一、主從JK觸發(fā)器:假定主從JK觸發(fā)器現(xiàn)態(tài)Qn為0，分析JK觸發(fā)器特性如下：1）當(dāng)CP=1時(shí)，如果J=0,K=1時(shí)主觸發(fā)器置0，當(dāng)CP由1躍變?yōu)?后，從觸發(fā)器置0，即JK觸發(fā)器輸出端Qn+1=0;2）當(dāng)CP=1時(shí)，如果J=1,K=0時(shí)主觸發(fā)器置1，當(dāng)CP由1躍變?yōu)?后，從觸發(fā)器置1，即JK觸發(fā)器輸出端Qn+1=1；3）J=K=0時(shí)，JK觸發(fā)器保持原態(tài)不變，即Qn+1為04）當(dāng)CP=1時(shí)，如果J=K=1時(shí)，主觸發(fā)器置1，當(dāng)CP由1躍變?yōu)?后，從觸發(fā)器隨著置1，即JK觸發(fā)器輸出端Qn+1=1；當(dāng)主從結(jié)構(gòu)JK觸發(fā)器的現(xiàn)態(tài)Qn為1時(shí)，根據(jù)上述分析方式可知，當(dāng)J=0,K=1時(shí)，觸發(fā)器輸出為0；當(dāng)J=1,K=0時(shí)，觸發(fā)器輸出為1；當(dāng)J=K=0時(shí)，觸發(fā)器輸出為1；當(dāng)J=K=1時(shí)，觸發(fā)器輸出為0。19任務(wù)2JK觸發(fā)器邏輯功能測(cè)試一、主從JK觸發(fā)器:20綜上分析，列出主從結(jié)構(gòu)JK觸發(fā)器特性表如表7-4所示。表7-4主從結(jié)構(gòu)JK觸發(fā)器特性表JKQnQn+100000011010001101001101111011110任務(wù)2JK觸發(fā)器邏輯功能測(cè)試一、主從JK觸發(fā)器:21根據(jù)特性表，列出主從JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖7-11所示。圖7-11主從結(jié)構(gòu)JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖任務(wù)2JK觸發(fā)器邏輯功能測(cè)試二、邊沿JK觸發(fā)器22為提升觸發(fā)器可靠性，增強(qiáng)其抗干擾能力，常希望觸發(fā)器的狀態(tài)變化取決于CP信號(hào)邊沿（下降沿或者上升沿）到達(dá)時(shí)刻輸入的狀態(tài)，而與其他時(shí)刻輸入的變化無關(guān)，邊沿觸發(fā)器可用于解決此問題。邊沿觸發(fā)器可有效的將觸發(fā)器的狀態(tài)變化控制于時(shí)鐘脈沖信號(hào)到達(dá)那一刻，其分為CP上升沿觸發(fā)和CP下降沿觸發(fā)兩類觸發(fā)器，邊沿觸發(fā)器沒有空翻現(xiàn)象。所謂“空翻”是指在同一個(gè)時(shí)鐘脈沖信號(hào)持續(xù)區(qū)間內(nèi)，觸發(fā)器出現(xiàn)在“0”態(tài)和“1”態(tài)多次翻轉(zhuǎn)的現(xiàn)象。圖7-12下降沿觸發(fā)的JK觸發(fā)器邏輯符號(hào)圖示任務(wù)2JK觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施二、仿真測(cè)試本次任務(wù)是針對(duì)JK觸發(fā)器的邏輯功能進(jìn)行仿真測(cè)試，仿真中選用負(fù)沿觸發(fā)的74LS76D進(jìn)行邏輯功能測(cè)試。1）查找74LS76D的引腳圖示和工作原理等有關(guān)資料以作備用。2）在Multisim中按照?qǐng)D7-14接線，選擇指示燈接到輸出端，選擇4通道示波器觀察時(shí)鐘脈沖輸入端信號(hào)及輸出信號(hào)波形，根據(jù)波形顯示及指示燈狀態(tài)總結(jié)觸發(fā)器邏輯功能3）在表7-5功能表中，將觸發(fā)器輸出狀態(tài)寫入，并總結(jié)JK觸發(fā)器邏輯功能。23一、測(cè)試準(zhǔn)備1.一臺(tái)計(jì)算機(jī)2.Multisim仿真軟件任務(wù)2JK觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施圖7-14JK觸發(fā)器仿真測(cè)試圖24

任務(wù)3D觸發(fā)器邏輯功能測(cè)試

任務(wù)分析實(shí)際應(yīng)用中，為適應(yīng)單端信號(hào)輸入的情況，將同步RS觸發(fā)器的兩個(gè)輸入端之間接入一個(gè)非門，并將此單個(gè)輸入端定義為D，則構(gòu)成了D觸發(fā)器。本任務(wù)通過仿真測(cè)試D觸發(fā)器邏輯功能，了解其電路結(jié)構(gòu)，掌握D觸發(fā)器的性能。25

任務(wù)3D觸發(fā)器邏輯功能測(cè)試

知識(shí)鏈接D觸發(fā)器的學(xué)習(xí)分兩部分，分別是電平觸發(fā)的D觸發(fā)器與邊沿D觸發(fā)器，兩者邏輯功能一樣。如圖7-16所示。26（a）電路結(jié)構(gòu)

（b）邏輯符號(hào)圖7-16D觸發(fā)器邏輯圖和邏輯符號(hào)任務(wù)3D觸發(fā)器邏輯功能測(cè)試一、同步D觸發(fā)器:當(dāng)時(shí)鐘脈沖輸入端由0躍變?yōu)?時(shí)，其次態(tài)改編為D的狀態(tài)相同；當(dāng)時(shí)鐘脈沖輸入端由1躍變到0時(shí)，觸發(fā)器保持原態(tài)不變。其特性表如表7-6所示。表7-6同步D觸發(fā)器特性表27DQnQn+1000010101111任務(wù)3D觸發(fā)器邏輯功能測(cè)試一、同步D觸發(fā)器:28

圖7-17D觸發(fā)器狀態(tài)轉(zhuǎn)換圖任務(wù)3D觸發(fā)器邏輯功能測(cè)試二、邊沿D觸發(fā)器:29邊沿D觸發(fā)器邏輯符號(hào)如圖7-18所示，信號(hào)輸入端定義為D，圖中“”表示該觸發(fā)器是在CP的上升沿觸發(fā)，則觸發(fā)器次態(tài)變化取決于CP信號(hào)上升沿到達(dá)前一瞬輸入信號(hào)的狀態(tài)，即只有當(dāng)CP到達(dá)時(shí)，電路接收來自輸入端D的信號(hào)進(jìn)而改變狀態(tài)。邊沿D觸發(fā)器在一個(gè)時(shí)鐘脈沖作用區(qū)間內(nèi)，僅有一個(gè)上升沿，克服空翻現(xiàn)象，使得電路按照時(shí)鐘節(jié)拍工作。另外其邏輯功能、特性表、特性方程也與上述相同。圖7-18邊沿D觸發(fā)器邏輯符號(hào)任務(wù)3D觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施二、仿真測(cè)試本次任務(wù)是針對(duì)集成邊沿D觸發(fā)器的邏輯功能進(jìn)行仿真測(cè)試，仿真中選用上升沿有效的74LS74D進(jìn)行邏輯功能測(cè)試。1）查找74LS74D的引腳圖示和工作原理等有關(guān)資料以作備用。2）在Multisim中按照?qǐng)D7-20接線，選擇指示燈測(cè)試觸發(fā)器的輸出狀態(tài)3）在表7-7功能表中，將觸發(fā)器輸出狀態(tài)寫入，并總結(jié)D觸發(fā)器邏輯功能，驗(yàn)證其特征方程。30一、測(cè)試準(zhǔn)備1.一臺(tái)計(jì)算機(jī)2.Multisim仿真軟件任務(wù)3D觸發(fā)器邏輯功能測(cè)試

任務(wù)實(shí)施圖7-20D觸發(fā)器仿真測(cè)試31

知識(shí)擴(kuò)展之T觸發(fā)器

圖7-21T觸發(fā)器邏輯符號(hào)32將JK觸發(fā)器的兩個(gè)輸入端連接在一起，并將此輸入端定義為T，即J=K=T,則根據(jù)JK觸發(fā)器的特性可知，當(dāng)T=0時(shí)，CP到達(dá)后，觸發(fā)器狀態(tài)保持不變，當(dāng)T=1時(shí)，每到達(dá)一個(gè)CP信號(hào)，則觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，具備以上特性的觸發(fā)器稱T觸發(fā)器。T觸發(fā)器的邏輯符號(hào)如圖7-21所示。

知識(shí)擴(kuò)展之T觸發(fā)器33

T000011101110

知識(shí)擴(kuò)展之觸發(fā)器間轉(zhuǎn)化

34將JK、SR、D、T觸發(fā)器的電路結(jié)構(gòu)、特性表進(jìn)行對(duì)比，在實(shí)際應(yīng)用中，可通過電路連接或添加門電路的方式，將某種觸發(fā)器轉(zhuǎn)換為具備另一種邏輯功能的觸發(fā)器。例如：在需要T觸發(fā)器時(shí)，可以將JK觸發(fā)器的兩個(gè)輸入端J和K連接在一起作為T輸入端即可；當(dāng)需要SR觸發(fā)器時(shí)，只需要將JK觸發(fā)器的兩個(gè)輸入端當(dāng)作S和R輸入端使用，即可實(shí)現(xiàn)RS觸發(fā)器邏輯功能；在需要D觸發(fā)器時(shí)，只需要在J和K輸入端之間加入非門即可實(shí)現(xiàn)D觸發(fā)器邏輯功能。此外，也可將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器、T觸發(fā)器等。實(shí)訓(xùn)7密碼電子鎖設(shè)計(jì)

7.1設(shè)計(jì)目標(biāo)7.2設(shè)計(jì)要求（1）選用合適的觸發(fā)器（2）所設(shè)計(jì)電路能滿足設(shè)計(jì)要求（3）熟悉仿真軟件Multisim的使用方式（4）繪制密碼電子鎖電路圖（5）實(shí)現(xiàn)密碼電子仿真測(cè)試35（1）掌握觸發(fā)器的實(shí)際應(yīng)用（2）了解密碼電子鎖設(shè)計(jì)流程（3）掌握密碼電子鎖電路設(shè)計(jì)（4）用Multisim仿真軟件對(duì)密碼電子鎖進(jìn)行仿真調(diào)試實(shí)訓(xùn)7密碼電子鎖設(shè)計(jì)

7.3設(shè)計(jì)步驟36（1）選用4個(gè)上升沿觸發(fā)的D觸發(fā)器74LS74，用指示燈的狀態(tài)代表開鎖狀態(tài)（2）設(shè)計(jì)簡(jiǎn)易密碼電子鎖電路如圖7-23所示，圖示為4位數(shù)字密碼電子鎖電路。仿真時(shí)，當(dāng)依次輸入1367時(shí)，紅燈亮，表示開鎖(如圖7-23（a）)；當(dāng)未按照順序輸入1367或者錯(cuò)輸入了別的數(shù)字時(shí)，紅燈不亮（綠燈亮），表示開鎖失敗。當(dāng)開鎖成功后，輸入10，開鎖復(fù)位，紅燈不亮（如圖7-23（b））。實(shí)訓(xùn)7密碼電子鎖設(shè)計(jì)

7.3設(shè)計(jì)步驟37（a）順序輸入密碼1367實(shí)訓(xùn)7密碼電子鎖設(shè)計(jì)

7.3設(shè)計(jì)步驟38（b）復(fù)位狀態(tài)圖7-234位數(shù)字密碼輸入?yún)⒖茧娐讽?xiàng)目八

數(shù)字電子鐘的設(shè)計(jì)與測(cè)試學(xué)習(xí)目標(biāo)：知識(shí)目標(biāo)：?

了解計(jì)數(shù)器的分類。?

了解集成計(jì)數(shù)器74LS161。?

掌握使用集成計(jì)數(shù)器構(gòu)造計(jì)數(shù)器的方法。?

掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測(cè)試。?

掌握寄存器的邏輯功能。?

掌握寄存器邏輯功能的測(cè)試方法。技能目標(biāo)：?

能使用集成計(jì)數(shù)器構(gòu)建計(jì)數(shù)器，并對(duì)計(jì)數(shù)器進(jìn)行功能測(cè)試。?

能對(duì)寄存器進(jìn)行功能測(cè)試。40項(xiàng)目背景：在我們的生活中隨處可見數(shù)字電子時(shí)鐘，而這些時(shí)鐘大部分采用了電子電路構(gòu)成的計(jì)數(shù)器。相對(duì)于機(jī)械時(shí)鐘來說，數(shù)字電子時(shí)鐘能更準(zhǔn)確地計(jì)時(shí)，并更直觀地顯示時(shí)、分、秒。數(shù)字電子時(shí)鐘的基本功能：精準(zhǔn)計(jì)時(shí)，以數(shù)字形式顯示時(shí)、分、秒以及校正時(shí)間。其中，時(shí)的計(jì)數(shù)采用二十四進(jìn)制數(shù)，分和秒采用六十進(jìn)制數(shù)。電子時(shí)鐘除了具有顯示基本時(shí)間的功能，還具有整點(diǎn)報(bào)時(shí)、鬧鈴、調(diào)整等功能。要想實(shí)現(xiàn)數(shù)字電子時(shí)鐘的基本功能，時(shí)鐘電路應(yīng)由振蕩電路、計(jì)數(shù)電路、譯碼和顯示電路以及校時(shí)電路四大部分組成。(1)振蕩電路：是數(shù)字電子時(shí)鐘的核心，振蕩電路的穩(wěn)定度和頻率的精度決定了數(shù)字電子時(shí)鐘的精準(zhǔn)度，振蕩電路的頻率越高，計(jì)時(shí)精準(zhǔn)度越高；反之，精準(zhǔn)度越低。(2)計(jì)數(shù)電路：采用二十四進(jìn)制計(jì)數(shù)電路和六十進(jìn)制計(jì)數(shù)電路。(3)譯碼和顯示電路：譯碼器將輸入的二進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的輸出信號(hào)；顯示電路用來顯示計(jì)時(shí)電路輸出的結(jié)果。(4)校時(shí)電路：使計(jì)數(shù)器可以正常計(jì)數(shù)。41任務(wù)分析：在數(shù)字電子系統(tǒng)中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器常應(yīng)用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列、數(shù)字運(yùn)算、程序和指令計(jì)數(shù)器等場(chǎng)所。本任務(wù)通過對(duì)計(jì)數(shù)器邏輯功能的測(cè)試，介紹計(jì)數(shù)器的基本知識(shí)。42任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：8.1.1計(jì)數(shù)器的分類計(jì)數(shù)器是數(shù)字電路中最常見的基本邏輯器件。根據(jù)條件的不同，我們可以對(duì)其做以下分類。1．根據(jù)進(jìn)制類型不同，可以劃分為三類1)二進(jìn)制計(jì)數(shù)器當(dāng)輸入計(jì)時(shí)信號(hào)到來時(shí)，采用二進(jìn)制數(shù)的規(guī)律進(jìn)行計(jì)數(shù)的電路，稱為二進(jìn)制計(jì)數(shù)器。2)十進(jìn)制計(jì)數(shù)器當(dāng)輸入計(jì)時(shí)信號(hào)到來時(shí)，采用十進(jìn)制數(shù)的規(guī)律進(jìn)行計(jì)數(shù)的電路，稱為十進(jìn)制計(jì)數(shù)器。3)N進(jìn)制計(jì)數(shù)器除上述的二進(jìn)制和十進(jìn)制計(jì)時(shí)器外，其他進(jìn)制的計(jì)數(shù)器統(tǒng)稱為N進(jìn)制計(jì)時(shí)器。比如，當(dāng)N=16時(shí)，稱為十六進(jìn)制計(jì)數(shù)器。43任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：2．按照計(jì)數(shù)的功能，可以劃分為三類1)加法計(jì)數(shù)器當(dāng)輸入計(jì)時(shí)信號(hào)到來時(shí)，采用遞增的規(guī)律進(jìn)行計(jì)數(shù)的電路，稱為加法計(jì)數(shù)器。2)減法計(jì)數(shù)器當(dāng)輸入計(jì)時(shí)信號(hào)到來時(shí)，采用遞減的規(guī)律進(jìn)行計(jì)數(shù)的電路，稱為減法計(jì)數(shù)器。3)可逆計(jì)數(shù)器在加、減信號(hào)的控制下，既可以采用遞增計(jì)數(shù)，也可以采用遞減計(jì)數(shù)的電路，稱為可逆計(jì)數(shù)器。44任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：3．按照計(jì)數(shù)的進(jìn)制方式，可以劃分為兩類1)同步計(jì)數(shù)器當(dāng)輸入計(jì)時(shí)信號(hào)到來時(shí)，要更新狀態(tài)的觸發(fā)器都是同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器，稱為同步計(jì)數(shù)器。從電路結(jié)構(gòu)上看，計(jì)數(shù)器中各個(gè)時(shí)鐘觸發(fā)器的時(shí)鐘信號(hào)都是輸入計(jì)數(shù)脈沖。2)異步計(jì)數(shù)器當(dāng)輸入計(jì)時(shí)信號(hào)到來時(shí)，要更新狀態(tài)的觸發(fā)器有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進(jìn)行的，該計(jì)數(shù)器稱為異步計(jì)數(shù)器。從電路結(jié)構(gòu)上看，計(jì)數(shù)器中各觸發(fā)器的時(shí)鐘信號(hào)不完全相同，有的觸發(fā)器其時(shí)鐘信號(hào)是輸入計(jì)數(shù)脈沖，有的觸發(fā)器其時(shí)鐘信號(hào)是相鄰觸發(fā)器的輸出。此外，計(jì)數(shù)器按使用的開關(guān)元件分，還可分為TTL計(jì)數(shù)器和CMOS計(jì)數(shù)器兩大類。45任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：8.1.2二進(jìn)制計(jì)數(shù)器1．異步加法計(jì)數(shù)器異步計(jì)數(shù)器的計(jì)數(shù)脈沖不是同時(shí)加到各觸發(fā)器上的。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后，后級(jí)觸發(fā)器才能翻轉(zhuǎn)。加法計(jì)數(shù)器：從表8-1中可看出，最低位觸發(fā)器每來一個(gè)脈沖就翻轉(zhuǎn)一次，每個(gè)觸發(fā)器由1變?yōu)?時(shí)，要產(chǎn)生進(jìn)位信號(hào)，這個(gè)進(jìn)位信號(hào)應(yīng)使相鄰的高位觸發(fā)器翻轉(zhuǎn)。圖8-1所示的是采用4個(gè)JK觸發(fā)器構(gòu)成的4位二進(jìn)制異步加法計(jì)數(shù)器電路。將4個(gè)JK觸發(fā)器的置0端相連后作為CR清零脈沖的輸入端，CP是計(jì)數(shù)脈沖輸入，Q為觸發(fā)器輸出端，低位觸發(fā)器的輸出端Q與高一位觸發(fā)器的計(jì)數(shù)脈沖輸入CP相連。46任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：8.1.2二進(jìn)制計(jì)數(shù)器47任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-1JK觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器電路表8-1異步加法計(jì)數(shù)器狀態(tài)表知識(shí)鏈接：在計(jì)數(shù)之前，一般需要在CR上加低電平信號(hào)，使得所有的觸發(fā)器都清零，即Q0=0，Q1=0，Q2=0，Q3=0；當(dāng)觸發(fā)器的J=1，K=1時(shí)，JK觸發(fā)器為計(jì)數(shù)狀態(tài)，每有一個(gè)CP脈沖的有效觸發(fā)，觸發(fā)器輸出就會(huì)發(fā)生一次翻轉(zhuǎn)。當(dāng)?shù)谝挥?jì)數(shù)脈沖CP到來之后，在CP脈沖從高位1變成低位0的下降沿，觸發(fā)器FF0觸發(fā)，其輸出Q0從原來的低位0變成高位1；在第一個(gè)CP脈沖觸發(fā)之前，由于Q0=0，Q0作為下一個(gè)JK觸發(fā)器FF1的CP，由于Q0從低位0變成高位1，對(duì)下一個(gè)FF1構(gòu)成無效觸發(fā)，所以FF1保持原輸出狀態(tài)，即Q1=0。同樣，當(dāng)?shù)谝粋€(gè)CP脈沖作用時(shí)，Q2

=

0。所以，在第一個(gè)CP脈沖作用后，計(jì)數(shù)器的輸出狀態(tài)為Q3=0，Q2=0，Q1=0，Q0=1。第二個(gè)計(jì)數(shù)脈沖CP到來后，CP脈沖下降沿對(duì)觸發(fā)器FF0再次有效觸發(fā)，其輸出Q0由原來的高位1變成低位0，并對(duì)FF1進(jìn)行觸發(fā)，所以FF1翻轉(zhuǎn)一次，其輸出Q1從低位0變成高位1。由于Q1從低位0變成高位1，對(duì)FF2構(gòu)成無效觸發(fā)，所以FF2保持原輸出狀態(tài)?？梢?，在第二個(gè)CP脈沖作用之后，計(jì)數(shù)器的輸出狀態(tài)為Q3=0，Q2=0，Q1=1，Q0=0。以此類推，在CP脈沖的不斷觸發(fā)下，整個(gè)電路中的觸發(fā)器做出相應(yīng)的翻轉(zhuǎn)變化，完成二進(jìn)制加法計(jì)數(shù)。圖8-2所示是4位二進(jìn)制加法計(jì)數(shù)器的工作波形圖，從該工作波形圖中可清楚地看出上述關(guān)系。48任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：異步二進(jìn)制加法計(jì)數(shù)器線路連接簡(jiǎn)單，計(jì)數(shù)脈沖只對(duì)第一個(gè)觸發(fā)器有效，各觸發(fā)器之間的觸發(fā)時(shí)間是有先后順序的，首先是第一個(gè)，然后是第二個(gè)，依次遞增，但是當(dāng)觸發(fā)器級(jí)聯(lián)數(shù)目過多時(shí)，總體的工作速度較慢。49任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-24位二進(jìn)制加法計(jì)數(shù)器的工作波形圖知識(shí)鏈接：2．同步加法計(jì)數(shù)器為改進(jìn)異步二進(jìn)制加法計(jì)數(shù)器存在的問題，我們?cè)O(shè)計(jì)一種同步加法計(jì)數(shù)器，由外部計(jì)數(shù)脈沖CP同時(shí)作用于所有的觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計(jì)數(shù)脈沖CP同步，但各觸發(fā)器的翻轉(zhuǎn)情況必須符合加法計(jì)數(shù)器或減法計(jì)數(shù)器的變化規(guī)律。小知識(shí)(1)加法計(jì)數(shù)運(yùn)算規(guī)則：逢二進(jìn)一。(2)最低位是兩個(gè)最低數(shù)位的相加，無須考慮進(jìn)位。(3)其余各位都是三個(gè)數(shù)的相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位。(4)任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。50任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：主從JK觸發(fā)器組成的4位同步二進(jìn)制加法計(jì)數(shù)器電路如圖8-3所示。從圖中可以看出，同步加法計(jì)數(shù)器具有以下連接特點(diǎn)：(1)所有觸發(fā)器均連接到外部的計(jì)數(shù)脈沖上。(2)FF0的J和K都是高位1。(3)FF1的J和K都連接Q0。(4)FF2的J和K都連接Q0和Q1相與的輸出。(5)FF3的J和K都連接Q0、Q1和Q2相與的輸出。51任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：從表8-2中可看出，最低位觸發(fā)器FF0每來一個(gè)脈沖就翻轉(zhuǎn)一次；對(duì)于觸發(fā)器FF1，當(dāng)Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次；對(duì)于觸發(fā)器FF2，當(dāng)Q0=Q1=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次；對(duì)于觸發(fā)器FF3，當(dāng)Q2=Q1=Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。

表8-2同步加法計(jì)數(shù)器狀態(tài)表52任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：計(jì)數(shù)脈沖同時(shí)加到各位觸發(fā)器上，當(dāng)每個(gè)脈沖到來后，觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。由于同步二進(jìn)制計(jì)數(shù)的工作過程較為繁雜，這里就不再介紹。在實(shí)際的應(yīng)用中，由于生產(chǎn)廠家已經(jīng)生產(chǎn)出完整的集成電路，用戶只需要熟悉元件的外部引腳、各引腳的邏輯功能以及它們之間的時(shí)序關(guān)系即可。3．異步二進(jìn)制減法計(jì)數(shù)器

JK觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器電路如圖8-4所示。53任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：在計(jì)數(shù)之前，一般需要在CR上加低電平信號(hào)，使得所有的觸發(fā)器都清零，即Q0=0，Q1=0，Q2=0，Q3=0；當(dāng)觸發(fā)器的J=1，K=1時(shí)，JK觸發(fā)器為計(jì)數(shù)狀態(tài)，在輸入第一個(gè)CP減法計(jì)數(shù)脈沖時(shí)，F(xiàn)F0的輸出由0翻轉(zhuǎn)到1，輸出一個(gè)下降沿脈沖，使FF1的輸出由0翻轉(zhuǎn)到1。FF1輸出下降沿脈沖，使FF2的輸出也由0翻轉(zhuǎn)到1。同理FF3的輸出也依次由0翻轉(zhuǎn)到1，使計(jì)數(shù)器狀態(tài)變化為Q0=1，Q1=1，Q2=1，Q3=1。第二個(gè)CP減法計(jì)數(shù)脈沖使計(jì)數(shù)器狀態(tài)變化為Q0=0，Q1=1，Q2=1，Q3=1。以此類推，在CP脈沖的不斷觸發(fā)下，整個(gè)電路中的觸發(fā)器做出相應(yīng)的翻轉(zhuǎn)變化，完成二進(jìn)制減法計(jì)數(shù)。圖8-5所示是4位二進(jìn)制減法計(jì)數(shù)器的工作波形圖，從該工作波形圖中可清楚地看出上述關(guān)系。54任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：小知識(shí)同步置數(shù)與異步置數(shù)的區(qū)別異步置數(shù)與時(shí)鐘脈沖無關(guān)，只要異步置數(shù)端出現(xiàn)有效電平，置數(shù)輸入端的數(shù)據(jù)立刻被置入計(jì)數(shù)器。因此，利用異步置數(shù)功能構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，應(yīng)在輸入第N個(gè)CP脈沖時(shí)，通過控制電路產(chǎn)生置數(shù)信號(hào)，使計(jì)數(shù)器立即置數(shù)。同步置數(shù)與時(shí)鐘脈沖有關(guān)，當(dāng)同步置數(shù)端出現(xiàn)有效電平時(shí)，并不能立刻置數(shù)，只是為置數(shù)創(chuàng)造了條件，需再輸入一個(gè)CP脈沖才能進(jìn)行置數(shù)。因此，利用同步置數(shù)功能構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，應(yīng)在輸入第(N-1)個(gè)CP脈沖時(shí)，通過控制電路產(chǎn)生置數(shù)信號(hào)，這樣，在輸入第N個(gè)CP脈沖時(shí)，計(jì)數(shù)器才置數(shù)。55任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-54位二進(jìn)制減法計(jì)數(shù)器的工作波形圖知識(shí)鏈接：4．同步可逆計(jì)數(shù)器

可逆計(jì)數(shù)器也稱為雙向計(jì)數(shù)器?？赡嬗?jì)數(shù)器是可以進(jìn)行正向和反向計(jì)數(shù)的計(jì)數(shù)器。這種計(jì)數(shù)器就是把加法計(jì)數(shù)器和減法計(jì)數(shù)器的作用合在一起，在邏輯線路上，對(duì)計(jì)數(shù)器的進(jìn)位和借位脈沖進(jìn)行適當(dāng)?shù)目刂?。即用一個(gè)與或門對(duì)進(jìn)位和借位脈沖加以控制，便構(gòu)成了可逆計(jì)數(shù)器，JK觸發(fā)器組成的4位同步可逆計(jì)數(shù)器電路如圖8-6所示。56任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-6JK觸發(fā)器組成的4位同步可逆計(jì)數(shù)器電路知識(shí)鏈接：57任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：8.1.3常用集成計(jì)數(shù)器目前，無論是TTL還是CMOS集成電路，都有品種較為齊全的中規(guī)模集成計(jì)數(shù)器。我們只需要借助于器件手冊(cè)提供的功能表和工作波形圖以及引腳排列圖，就可以很方便地使用這些器件。1．集成同步二進(jìn)制計(jì)數(shù)器1)74LS161集成同步二進(jìn)制計(jì)數(shù)器芯片有許多品種，這里介紹常用的集成4位同步二進(jìn)制加法計(jì)數(shù)器74LS161/，其工作原理與前面介紹的4位同步二進(jìn)制計(jì)數(shù)器一樣。74LS161的引腳排列圖和邏輯功能示意圖如圖8-7所示。58任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：59任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-774LS161的引腳排列圖和邏輯功能示意圖知識(shí)鏈接：60任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：61任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：62任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：63任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：64任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：65任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：66任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：8.1.4計(jì)數(shù)器的級(jí)聯(lián)一片74LS161可構(gòu)成從二進(jìn)制到十六進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。利用兩片74LS161，就可構(gòu)成從二進(jìn)制到二百五十六進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。以此類推，可根據(jù)計(jì)數(shù)需要選取芯片的數(shù)量。單片中規(guī)模計(jì)數(shù)器的計(jì)數(shù)范圍總是有限的，當(dāng)計(jì)數(shù)范圍超過單片計(jì)數(shù)器時(shí)，可用計(jì)數(shù)器的級(jí)聯(lián)來實(shí)現(xiàn)。計(jì)數(shù)器級(jí)聯(lián)的方法有以下兩種。67任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：1．同步級(jí)聯(lián)外加時(shí)鐘，同時(shí)接到各片計(jì)數(shù)器的時(shí)鐘輸入，使各級(jí)計(jì)數(shù)器同步工作。前一級(jí)的進(jìn)位信號(hào)輸出RCO控制后一級(jí)的計(jì)數(shù)工作狀態(tài)控制ET(只有前一級(jí)的進(jìn)位有效時(shí)才允許后一級(jí)計(jì)數(shù))。應(yīng)該注意：ET、EP是有區(qū)別的，ET受控于RCO，EP與RCO沒有關(guān)系。例如，兩片74LS163級(jí)聯(lián)可構(gòu)成二百五十六進(jìn)制計(jì)數(shù)器。2．異步級(jí)聯(lián)前一級(jí)計(jì)數(shù)器的進(jìn)位輸出作為后一級(jí)計(jì)數(shù)器的時(shí)鐘信號(hào)(只有前一級(jí)的進(jìn)位輸出形成后一級(jí)的有效時(shí)鐘沿時(shí)，后一級(jí)才允許計(jì)數(shù))，使各級(jí)計(jì)數(shù)器異步工作。例如，兩片74LS90級(jí)聯(lián)可構(gòu)成一百進(jìn)制計(jì)數(shù)器。68任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試任務(wù)實(shí)施

：69任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試任務(wù)實(shí)施

：實(shí)施內(nèi)容及步驟1．中規(guī)模集成同步二進(jìn)制計(jì)數(shù)器74LS161邏輯功能驗(yàn)證中規(guī)模集成芯片74LS161功能仿真測(cè)試電路如圖8-9所示。70任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-974LS161功能仿真測(cè)試電路任務(wù)實(shí)施

：?jiǎn)?dòng)Multisim軟件，進(jìn)入主界面窗口，選擇菜單欄中的保存命令后，會(huì)彈出“保存”窗口，選擇合適的保存路徑并輸入所需的文件名“Ex_1”，然后單擊保存按鈕，完成新文件的創(chuàng)建，如圖8-10所示。文件新建完成后，下一步應(yīng)該將電路相關(guān)的元器件從器件庫中調(diào)出來，執(zhí)行菜單命令“Place”→“Component”即可打開“SelectaComponent”(選擇元器件)對(duì)話框，如圖

8-11所示。71任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-10新文件的創(chuàng)建任務(wù)實(shí)施

：72任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-12選擇元器件(2)圖8-11選擇元器件(1)知識(shí)鏈接：此時(shí)元器件輪廓呈現(xiàn)為虛線，等待用戶確定放置的位置。在此過程中，如果有必要對(duì)元器件進(jìn)行旋轉(zhuǎn)或鏡像等操作，可以使用通用的【Ctrl+R】【Ctrl+X】【Ctrl+Y】等快捷鍵。將光標(biāo)移動(dòng)到工作臺(tái)的合適位置上，再用鼠標(biāo)左鍵單擊一下即可放置此元器件，可以看到，此元器件的標(biāo)識(shí)符是U1，如圖8-13所示。73任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-13元器件放置知識(shí)鏈接：同理，選擇“Indicators”組下“HEX_DISPLAY”系列中的“DCD_HEX_GREEN”選項(xiàng)，再單擊“OK”按鈕即可，如圖8-14所示。74任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-14選擇元器件(3)知識(shí)鏈接：繼續(xù)放置其他元器件，如電源、接地、電阻、開關(guān)、時(shí)鐘源。所有的元器件都有用來連接其他元器件或儀器的引腳，將光標(biāo)放在元器件的引腳上，當(dāng)光標(biāo)變成十字準(zhǔn)線之后單擊一下鼠標(biāo)，然后移動(dòng)光標(biāo)，將其連接到其他引腳上之后再單擊一下鼠標(biāo)，即可完成引腳的連接操作，如圖8-15所示。75任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-15引腳的連接操作知識(shí)鏈接：76任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：1)同步清零法根據(jù)上述步驟，按照?qǐng)D8-16連接電路。啟動(dòng)仿真，可以看到計(jì)數(shù)器從0到6進(jìn)行計(jì)數(shù)并通過數(shù)碼管顯示。邏輯分析儀設(shè)置：在“Clock”欄中，按下“Set”按鈕，在“ClockSetup”對(duì)話框中，設(shè)定時(shí)鐘刻度為1kHz；選定“Clock/Div”為10。打開電源開關(guān)，觀察數(shù)碼管顯示數(shù)值的變化規(guī)律。關(guān)掉電源，仔細(xì)觀察時(shí)序圖。77任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-16同步清零法仿真測(cè)試圖知識(shí)鏈接：78任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試知識(shí)鏈接：3．利用兩片74LS160構(gòu)成一百進(jìn)制計(jì)數(shù)器，測(cè)試電路功能根據(jù)上述步驟，按照?qǐng)D8-18連接電路。啟動(dòng)仿真，可以看到計(jì)數(shù)器從0到100進(jìn)行計(jì)數(shù)并通過數(shù)碼管顯示。79任務(wù)8.1計(jì)數(shù)器邏輯功能測(cè)試圖8-18兩片74LS160構(gòu)成一百進(jìn)制計(jì)數(shù)器仿真測(cè)試圖

任務(wù)分析把二進(jìn)制數(shù)據(jù)或代碼暫時(shí)存儲(chǔ)起來的操作稱為寄存，具有寄存功能的電路稱為寄存器。寄存器是一種基本時(shí)序電路，在數(shù)字系統(tǒng)中幾乎是無所不在的，任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)、代碼先寄存起來，以便隨時(shí)取用。本任務(wù)通過對(duì)寄存器邏輯功能的測(cè)試，介紹寄存器的相關(guān)知識(shí)，并介紹根據(jù)需求選擇適合的寄存器。80任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：8.2.1寄存器1．寄存器的主要特點(diǎn)從電路組成上看，寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的，可以使用基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器或邊沿觸發(fā)器，電路結(jié)構(gòu)比較簡(jiǎn)單。從基本功能上看，寄存器的任務(wù)主要是暫時(shí)存儲(chǔ)二進(jìn)制數(shù)據(jù)或者代碼，一般情況下，不對(duì)存儲(chǔ)內(nèi)容進(jìn)行處理，邏輯功能比較單一。81任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：2．寄存器的分類1)基本寄存器數(shù)據(jù)或代碼只能并行輸入寄存器中，需要時(shí)也只能并行輸出。存儲(chǔ)單元用基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器及邊沿觸發(fā)器均可。2)移位寄存器存儲(chǔ)在寄存器中的數(shù)據(jù)或代碼在移位脈沖的操作下，可以依次逐位右移或左移，而數(shù)據(jù)或代碼既可以并行輸入、輸出，也可以串行輸入、輸出，還可以并行輸入、串行輸出或串行輸入、并行輸出，十分靈活，用途也很廣。存儲(chǔ)單元只能用主從觸發(fā)器或者邊沿觸發(fā)器。82任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：83任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：84任務(wù)8.2寄存器邏輯功能測(cè)試圖8-1974LS175邏輯電路圖知識(shí)鏈接：85任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：86任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：8.2.3移位寄存器移位寄存器是一類應(yīng)用很廣的時(shí)序邏輯電路。移位寄存器不僅能寄存數(shù)碼，而且還能根據(jù)要求，在移位時(shí)鐘脈沖的作用下，將數(shù)碼逐位左移或者右移。移位寄存器的移位分為單向移位和雙向移位。單向移位寄存器有左移移位寄存器、右移移位寄存器之分；雙向移位寄存器又稱可逆移位寄存器，在門電路的控制下，既可左移數(shù)碼又可右移數(shù)碼。87任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：1．單向移位寄存器

將若干個(gè)觸發(fā)器串接即可構(gòu)成單向移位寄存器。由4個(gè)D觸發(fā)器組成的4位同步右移移位寄存器如圖8-21所示。數(shù)碼DI由FF0的輸入端串行輸入。設(shè)串行輸入的數(shù)碼DI=1001，單向移位寄存器具有下列功能。88任務(wù)8.2寄存器邏輯功能測(cè)試圖8-214個(gè)D觸發(fā)器組成的4位同步右移移位寄存器知識(shí)鏈接：89任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：90任務(wù)8.2寄存器邏輯功能測(cè)試圖8-224位雙向移位寄存器74LS194的邏輯功能示意圖知識(shí)鏈接：91任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：92任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：93任務(wù)8.2寄存器邏輯功能測(cè)試知識(shí)鏈接：94任務(wù)8.2寄存器邏輯功能測(cè)試任務(wù)實(shí)施

：任務(wù)目標(biāo)(1)掌握寄存器的邏輯功能。(2)掌握寄存器邏輯功能的測(cè)試方法。設(shè)備要求(1)PC一臺(tái)。(2)Multisim軟件。95任務(wù)8.2寄存器邏輯功能測(cè)試任務(wù)實(shí)施

：實(shí)施步驟(1)連接仿真測(cè)試電路。寄存器74LS175邏輯功能仿真測(cè)試電路如圖8-25所示。96任務(wù)8.2寄存器邏輯功能測(cè)試圖8-2574LS175邏輯功能仿真測(cè)試電路任務(wù)實(shí)施

：(2)打開仿真開關(guān)，啟動(dòng)電路仿真，按動(dòng)A、B、C、D、E、F按鍵，分別設(shè)置S1～S6的狀態(tài)，觀察指示燈X1～X4的亮滅。(3)按照表8-14驗(yàn)證74LS175的邏輯功能(表中輸入、輸出信號(hào)請(qǐng)對(duì)照?qǐng)D8-19確定)。97任務(wù)8.2寄存器邏輯功能測(cè)試任務(wù)實(shí)施

：實(shí)訓(xùn)8.1設(shè)計(jì)指標(biāo)(1)熟悉集成計(jì)數(shù)器的功能及測(cè)試方法。(2)掌握用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。(3)了解并掌握數(shù)字電子時(shí)鐘的設(shè)計(jì)方法。實(shí)訓(xùn)8.2設(shè)計(jì)任務(wù)和要求設(shè)計(jì)一款簡(jiǎn)易數(shù)字電子時(shí)鐘，實(shí)現(xiàn)以下功能：(1)可以進(jìn)行計(jì)時(shí)，通過數(shù)碼管顯示時(shí)、分、秒。(2)時(shí)采用二十四進(jìn)制計(jì)數(shù)器，分和秒采用六十進(jìn)制計(jì)數(shù)器。(3)完成數(shù)字電子時(shí)鐘電路的仿真調(diào)試。(4)撰寫使用說明書。98實(shí)訓(xùn)8

數(shù)字電子時(shí)鐘的設(shè)計(jì)與測(cè)試任務(wù)實(shí)施

：實(shí)訓(xùn)8.3元器件選擇(1)若干共陽極數(shù)碼管。(2)集成計(jì)數(shù)器74LS90。(3)若干開關(guān)。(4)若干容阻器件。99實(shí)訓(xùn)8

數(shù)字電子時(shí)鐘的設(shè)計(jì)與測(cè)試任務(wù)實(shí)施

：實(shí)訓(xùn)8.4設(shè)計(jì)方案根據(jù)設(shè)計(jì)要求設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字電子時(shí)鐘的結(jié)構(gòu)框圖。其工作原理是：振蕩器產(chǎn)生標(biāo)準(zhǔn)的脈沖信號(hào)作為時(shí)鐘的振源。秒計(jì)數(shù)器滿60向分計(jì)數(shù)器個(gè)位進(jìn)位，分計(jì)時(shí)器滿60向時(shí)計(jì)數(shù)器個(gè)位進(jìn)位，時(shí)計(jì)數(shù)器按照“24翻轉(zhuǎn)1”的規(guī)律計(jì)數(shù)。將計(jì)數(shù)器的輸出經(jīng)譯碼器送入顯示器。當(dāng)計(jì)時(shí)出現(xiàn)誤差時(shí)，校正時(shí)、分、秒。(1)時(shí)鐘電路可以用555多諧振蕩器、石英晶體振蕩器等，其中555多諧振蕩器調(diào)整方便，而石英晶體振蕩器準(zhǔn)確度高。振蕩器主要用來產(chǎn)生頻率穩(wěn)定的時(shí)間標(biāo)準(zhǔn)信號(hào)，以用于保證數(shù)字電子時(shí)鐘的精準(zhǔn)度。(2)為得到秒信號(hào)，需要設(shè)計(jì)秒脈沖發(fā)生電路，對(duì)振蕩器的輸出信號(hào)進(jìn)行分頻，以得到1Hz的秒信號(hào)。(3)計(jì)數(shù)器電路設(shè)計(jì)。①二十四進(jìn)制計(jì)數(shù)器。“時(shí)”的計(jì)數(shù)器為二十四進(jìn)制計(jì)數(shù)器，選用74LS90來實(shí)現(xiàn)，參考電路如圖8-26所示。100實(shí)訓(xùn)8

數(shù)字電子時(shí)鐘的設(shè)計(jì)與測(cè)試任務(wù)實(shí)施

：②六十進(jìn)制計(jì)數(shù)器。“秒”和“分”的計(jì)數(shù)器均是六十進(jìn)制計(jì)數(shù)器，選用兩片74LS90，參考電路如圖8-27所示。(4)顯示電路選用數(shù)碼管來顯示輸出數(shù)值。(5)設(shè)計(jì)各個(gè)部分子電路并進(jìn)行組合，即可得到數(shù)字電子時(shí)鐘的整體電路。101實(shí)訓(xùn)8

數(shù)字電子時(shí)鐘的設(shè)計(jì)與測(cè)試任務(wù)實(shí)施

：102實(shí)訓(xùn)8

數(shù)字電子時(shí)鐘的設(shè)計(jì)與測(cè)試圖8-26二十四進(jìn)制計(jì)數(shù)器仿真測(cè)試圖圖8-27六十進(jìn)制計(jì)數(shù)器仿真測(cè)試圖P209103項(xiàng)目八思考與練習(xí)8項(xiàng)目九

鋸齒波電路的設(shè)計(jì)與測(cè)試學(xué)習(xí)目標(biāo)：知識(shí)目標(biāo)：掌握555定時(shí)器的電路結(jié)構(gòu)、特點(diǎn)和工作原理。掌握555定時(shí)器的典型應(yīng)用。掌握用555定時(shí)器制作鋸齒波發(fā)生器的原理。技能目標(biāo)：能夠熟悉脈沖產(chǎn)生與整形電路的組成、工作原理及測(cè)試調(diào)整方法。能完成鋸齒波電路的設(shè)計(jì)、組裝和調(diào)試。105項(xiàng)目背景：在電子工程、通信工程、自動(dòng)控制等領(lǐng)域，有很多場(chǎng)合需要鋸齒波、正弦波、矩形波和三角波等作為基本測(cè)量信號(hào)，標(biāo)準(zhǔn)鋸齒波的波形先呈直線上升，隨后陡落，之后再上升，再陡落，如此反復(fù)，是一種非正弦波。由于波形類似鋸齒，即具有一條直的斜線和一條垂直于橫軸的直線的重復(fù)結(jié)構(gòu)，故被命名為鋸齒波。106任務(wù)555電路邏輯功能測(cè)試任務(wù)分析：555電路由于內(nèi)部含有3個(gè)5kΩ電阻而得名，開始時(shí)多作為定時(shí)器應(yīng)用，故又稱為555定時(shí)器或555時(shí)基電路。555定時(shí)器是一種將模擬電路與數(shù)字邏輯功能相結(jié)合的多用途中規(guī)模集成電路，具有定時(shí)精確、工作速度快、可靠性高等優(yōu)點(diǎn)，被廣泛應(yīng)用于數(shù)字設(shè)備、工業(yè)控制、電子玩具、家用電器等領(lǐng)域。107任務(wù)555電路邏輯功能測(cè)試知識(shí)鏈接：1.555定時(shí)器的工作原理2．555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器3．555定時(shí)器構(gòu)成施密特觸發(fā)器4．555定時(shí)器構(gòu)成多諧振蕩器1081.555定時(shí)器的工作原理555定時(shí)器是一種模擬-數(shù)字混合集成電路，可以構(gòu)成波形產(chǎn)生電路，整形電路，定時(shí)、延時(shí)電路。集成定時(shí)器的產(chǎn)品可以分為雙極型和CMOS型；根據(jù)集成電路內(nèi)部定時(shí)器的個(gè)數(shù)，其可以分為單定時(shí)器和雙定時(shí)器。雙極型單定時(shí)器型號(hào)的最后3位數(shù)字為555；雙極型雙定時(shí)器型號(hào)的最后3位數(shù)字為556；CMOS型單定時(shí)器型號(hào)的最后4位數(shù)字為7555；CMOS型雙定時(shí)器的最后4位數(shù)字為7556。109不同類型的同型號(hào)芯片的邏輯功能和引腳排列完全一樣，便于互換。1.555定時(shí)器的工作原理555定時(shí)器的內(nèi)部電路和引腳排列圖如圖9-1所示，它由4部分組成：(1)3個(gè)5kΩ電阻組成的電阻分壓器；(2)2個(gè)電壓比較器C1、C2；(3)1個(gè)由G1和G2與非門構(gòu)成基本RS觸發(fā)器；(4)放電三極管VTD和輸出緩存器G3。1101.555定時(shí)器的工作原理1)電阻分壓器它是由3個(gè)5kΩ電阻串聯(lián)組成的分壓電路。當(dāng)電壓控制端CO(引腳5)不外接控制電壓時(shí)，電壓比較器C1的同相輸入端提供

VCC的基準(zhǔn)電壓，電壓比較器C2的反向端提供

VCC的基準(zhǔn)電壓，為了防止高頻干擾，一般情況在CO端與地之間連接一個(gè)電容。當(dāng)電壓控制端CO(引腳5)外接控制電壓時(shí)，電壓比較器C1的同相輸入端輸入VCC，電壓比較器C2的反向輸入端輸入

VCC。2)電壓比較器電壓比較器由運(yùn)算放大電路組成，當(dāng)同相輸入端電壓大于反向輸入端電壓時(shí)，電壓比較器輸出高電平1；當(dāng)同相輸入端電壓小于反向輸入端電壓時(shí)，電壓比較器輸出低電平0。1111.555定時(shí)器的工作原理3)基本RS觸發(fā)器它由G1和G2兩個(gè)與非門組成，輸入信號(hào)為電壓比較器的輸出電壓UC1和UC2，邏輯功能如表9-1所示。112UC1UC2QnQn+1說明000×觸發(fā)器狀態(tài)不定001×0100觸發(fā)器置001101001觸發(fā)器置110111100觸發(fā)器保持不變11111.555定時(shí)器的工作原理4)放電三極管VTD和輸出緩存器G3三極管VTD作為開關(guān)管使用，受基本RS觸發(fā)器的輸出

控制，當(dāng)

為高電平時(shí)，三極管VTD導(dǎo)通，可以外接電容進(jìn)行放電；當(dāng)

為低電平時(shí)，三極管VTD截止，可以外接電容通過三極管VTD進(jìn)行充電。G3作為輸出緩沖器，目的是提高定時(shí)器的帶負(fù)載能力和隔離外接負(fù)載對(duì)定時(shí)器工作的影響。1131.555定時(shí)器的工作原理555定時(shí)器的功能114輸

入輸

出THOUTVTD狀態(tài)××00導(dǎo)通VCCVCC10導(dǎo)通VCCVCC11截止VCCVCC1不變不變2．555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器利用555定時(shí)器及外接電阻R和電容C構(gòu)成的單穩(wěn)態(tài)觸發(fā)器如圖9-2所示。單穩(wěn)觸發(fā)器有兩種不同工作狀態(tài)：穩(wěn)定狀態(tài)(簡(jiǎn)稱穩(wěn)態(tài))和暫時(shí)穩(wěn)定狀態(tài)(簡(jiǎn)稱暫穩(wěn)態(tài))，在外界觸發(fā)信號(hào)作用下，其可以從穩(wěn)態(tài)翻轉(zhuǎn)為暫穩(wěn)態(tài)，維持一段時(shí)間之后，再自動(dòng)返回穩(wěn)態(tài)。115圖9-2555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器3．555定時(shí)器構(gòu)成施密特觸發(fā)器將555定時(shí)器的

和TH連接在一起作為外部觸發(fā)信號(hào)Ui的輸入端，即可構(gòu)成施密特觸發(fā)器，如圖9-4所示。116圖9-4555定時(shí)器構(gòu)成的施密特觸發(fā)器根據(jù)555定時(shí)器的功能表，將三角波作為輸入觸發(fā)信號(hào)，可以得到輸出波形如圖

9-5所示4．555定時(shí)器構(gòu)成多諧振蕩器利用555定時(shí)器及外接電阻R和電容C構(gòu)成的多諧振蕩器如圖9-6所示。多諧振蕩器沒有穩(wěn)態(tài)，只有兩個(gè)暫穩(wěn)狀態(tài)，不需要外加觸發(fā)信號(hào)，利用電容的不斷充、放電，就可以實(shí)現(xiàn)兩個(gè)暫穩(wěn)態(tài)之間的相互轉(zhuǎn)換，從而產(chǎn)生自激振蕩，輸出周期性的矩形波。117圖9-6555定時(shí)器構(gòu)成多諧振蕩器4．555定時(shí)器構(gòu)成多諧振蕩器根據(jù)555定時(shí)