雙積分技術(shù)在c#傳感器中的應(yīng)用

相機(jī)ct具有高集成度、隨機(jī)讀取、功耗和低成本等優(yōu)點(diǎn)。它可以取代傳統(tǒng)的cd技術(shù)，并在許多領(lǐng)域集成。典型的cs圖像傳感器由以下五個(gè)部分組成。1.二維象像矩陣的二維象像矩陣接收光線，并將每個(gè)像素的光強(qiáng)度轉(zhuǎn)換為模擬電壓。2.放大電路的放大電路用于調(diào)整模擬信號(hào)的幅度，并消除模式噪聲。3.多路檢測(cè)器和多路檢測(cè)器一個(gè)接一個(gè)地選擇模擬信號(hào)輸入ad檢測(cè)器。ad檢測(cè)器和ad檢測(cè)器將模擬電壓轉(zhuǎn)換為八位數(shù)據(jù)量輸出。時(shí)間控制。目前CMOS圖像傳感器普遍采用光電二極管作為感光器件的線性有源像素,該結(jié)構(gòu)存在明顯的缺陷就是動(dòng)態(tài)范圍較小,即探測(cè)光強(qiáng)的范圍不能滿足要求.這將從兩方面限制圖像傳感器的應(yīng)用:①圖像傳感器只能應(yīng)用在光強(qiáng)范圍比變化較小的場(chǎng)合.②一幅圖像中過(guò)亮和過(guò)暗的部分不能探測(cè)到.目前有對(duì)數(shù)像素結(jié)構(gòu)、條件復(fù)位、多次采樣等很多解決方案.但雙采樣技術(shù)對(duì)比較動(dòng)態(tài)范圍、面積和噪聲都有較好結(jié)果.通過(guò)長(zhǎng)積分和短積分的兩次采樣技術(shù),然后組合兩次積分輸出結(jié)果可以獲得大動(dòng)態(tài)范圍.如果采用列總用采樣保持電路,則可以保持與一次采樣相同的像素結(jié)構(gòu),僅增加面積較小的列共用處理電路.由于采樣保持電路是列共用的,解決時(shí)序沖突是實(shí)現(xiàn)該結(jié)構(gòu)的關(guān)鍵.本文在詳細(xì)分析雙積分雙采樣工作時(shí)序的基礎(chǔ)上,優(yōu)化的了CMOS圖像傳感器的工作時(shí)序.在保持高動(dòng)態(tài)范圍的基礎(chǔ)上,最大限度的提高了幀頻.1時(shí)序電路雙采樣保持結(jié)構(gòu)像素的輸出電壓依賴于兩個(gè)重要參數(shù):輸入光強(qiáng)和積分時(shí)間.積分時(shí)間是像素中光電二極管收集光生電子空穴的時(shí)間,如圖1所示.橫軸表示輸入光強(qiáng),縱軸表示像素輸出電壓.該圖中兩條曲線對(duì)應(yīng)兩個(gè)不同的積分時(shí)間.光電轉(zhuǎn)換曲線1斜率較大,對(duì)應(yīng)著較長(zhǎng)的積分時(shí)間,這表明在長(zhǎng)積分時(shí)間條件下,像素對(duì)光強(qiáng)的變化更為敏感,即像素更容易飽和,動(dòng)態(tài)范圍更小.光電轉(zhuǎn)換曲線2斜率較小,這表明像素在低光強(qiáng)下敏感度較低,動(dòng)態(tài)范圍較大.從上面的討論可以知道,通過(guò)將兩次采樣組合可以同時(shí)獲得兩條曲線的優(yōu)勢(shì),即長(zhǎng)積分時(shí)間俘獲低光強(qiáng)下的圖像信息,短積分時(shí)間俘獲強(qiáng)光下圖像信息.兩幀圖像組合可以在像素中實(shí)現(xiàn),雖然可以所有像素全并行工作,時(shí)序控制較為簡(jiǎn)單,但會(huì)使像素面積過(guò)大,很難做到高分辨率,同時(shí)也會(huì)增大生產(chǎn)成本.為解決這一問(wèn)題,時(shí)序控制電路可以采用列共用處理結(jié)構(gòu)本文討論時(shí)序電路為每列共用組合兩幀圖像組機(jī)制,該結(jié)構(gòu)的像素與傳統(tǒng)的三管有源像素相同,只是在每列的后增加了雙采樣的采樣保持結(jié)構(gòu),這既保證了高填充因子,即小像素面積,又實(shí)現(xiàn)了雙采樣的高動(dòng)態(tài)范圍.雙采樣CMOS圖像傳感器系統(tǒng)結(jié)構(gòu)如圖2所示.2a.全差分長(zhǎng)積分采樣系統(tǒng)圖像傳感器控制的主要模塊包括像素陣列;全差分一級(jí)消除噪聲放大器,每列共用一個(gè);一級(jí)放大器的輸出接多路選擇器;多路選擇器輸出一路信號(hào)接高速可變?cè)鲆娣糯笃?整個(gè)陣列共用一個(gè);AD轉(zhuǎn)換器,整個(gè)陣列共用一個(gè),AD轉(zhuǎn)換器與可變?cè)鲆娣糯笃飨噙B.雙采樣結(jié)構(gòu)與一次采樣結(jié)構(gòu)不同之處在于在像素和一級(jí)放大器之間加入了雙采樣存儲(chǔ)節(jié)點(diǎn)電路.我們?cè)O(shè)計(jì)的傳感器在多路選擇器和AD轉(zhuǎn)換器之間加入了可變?cè)鲆娣糯笃?這增加了圖像傳感器的光強(qiáng)適應(yīng)范圍,對(duì)時(shí)序控制電路的影響是在數(shù)據(jù)輸出增加了一級(jí)流水線延遲.由于每列像素共用雙采樣存儲(chǔ)節(jié)點(diǎn),只能進(jìn)行逐行處理,即逐行啟動(dòng)像素單元的復(fù)位和積分,然后逐行進(jìn)行處理和輸出.根據(jù)幀頻和光強(qiáng)的條件,長(zhǎng)積分時(shí)間一般在幾毫秒,短積分時(shí)間一般是幾十微秒.一行像素的工作過(guò)程為:①像素首先進(jìn)行復(fù)位,復(fù)位完成后進(jìn)行長(zhǎng)積分.②長(zhǎng)積分結(jié)束后進(jìn)行長(zhǎng)積分采樣,將像素輸出信號(hào)采集到雙采樣存儲(chǔ)節(jié)點(diǎn)中.③像素復(fù)位,然后進(jìn)行短積分.④短積分結(jié)束后,進(jìn)行短積分采樣將像素輸出信號(hào)也采集到雙采樣存儲(chǔ)節(jié)點(diǎn)中.⑤全差分一級(jí)放大器對(duì)雙采樣存儲(chǔ)節(jié)點(diǎn)數(shù)據(jù)進(jìn)行讀出和放大.⑥多路選擇器逐個(gè)選擇一級(jí)放大器的輸出進(jìn)入可變?cè)鲆娣糯笃骱虯D轉(zhuǎn)換器進(jìn)行放大和AD轉(zhuǎn)換.因?yàn)榇鎯?chǔ)節(jié)點(diǎn)和處理電路是各行共用的所以必須對(duì)像素陣列進(jìn)行逐行處理.如果我們按照上面的工作步驟逐行進(jìn)行操作,則一幀的需要的時(shí)間是整個(gè)像素陣列的處理時(shí)間為:(長(zhǎng)積分時(shí)間+短積分時(shí)間+一幀的放大及AD轉(zhuǎn)換時(shí)間)×行數(shù).用典型值進(jìn)行計(jì)算:(5ms+50μs+50μs)×480=2.45s.即獲得一幀圖像的時(shí)間為2.45s,這個(gè)值顯然是不合理的.原因在于:①各行的積分時(shí)間是串行的,②積分和處理時(shí)間也是串行的.比較可行的方法是各行并行進(jìn)行長(zhǎng)積分,但是由于CMOS圖像傳感器在同一時(shí)間只能處理一行數(shù)據(jù),為了使像素積分時(shí)間相同,必須按順序逐行啟動(dòng)長(zhǎng)積分,再按相同的順序和時(shí)間間隔逐行讀出.即在圖像傳感器上電復(fù)位后開(kāi)始工作時(shí),直接對(duì)第一行進(jìn)行長(zhǎng)積分采樣將數(shù)據(jù)讀入雙采樣存儲(chǔ)節(jié)點(diǎn),然后進(jìn)行短積分復(fù)位,進(jìn)入短積分,短積分結(jié)束后進(jìn)行短積分采樣,然后全差分一級(jí)放大器將雙采樣節(jié)點(diǎn)的數(shù)據(jù)進(jìn)行放大.可變?cè)鲆娣糯笃骱虯D轉(zhuǎn)換器逐行對(duì)一級(jí)放大器的數(shù)據(jù)進(jìn)行放大,AD轉(zhuǎn)換結(jié)束后.行選信號(hào)指向第二行進(jìn)行長(zhǎng)短積分的讀出、放大和AD轉(zhuǎn)換,其操作與第一行相同,第二行段積分讀出結(jié)束后,同時(shí)啟動(dòng)第二行的長(zhǎng)積分.當(dāng)最后一行也完成上述操作,進(jìn)入長(zhǎng)積分狀態(tài)時(shí),如果此時(shí)第一行還沒(méi)有完成長(zhǎng)積分,則系統(tǒng)進(jìn)入等待狀態(tài)直到第一行完成長(zhǎng)積分結(jié)束,此時(shí)時(shí)序控制系統(tǒng)從第一行開(kāi)始對(duì)像素陣列逐行進(jìn)行長(zhǎng)積分采樣、短積分復(fù)位和采樣、長(zhǎng)積分復(fù)位等操作.由于采集到的第一幀并沒(méi)有進(jìn)行真正的長(zhǎng)積分,因此并不能得到有效的圖像傳感器輸出數(shù)據(jù).從第二幀開(kāi)始就可以得到有效的圖像傳感器輸出.該系統(tǒng)工作過(guò)程如圖3所示.由于上述時(shí)序控制系統(tǒng)使各個(gè)像素長(zhǎng)積分并行進(jìn)行曝光,系統(tǒng)工作速度大幅提高,但仍存在兩個(gè)問(wèn)題:①由于CMOS圖像傳感器的積分時(shí)間是要求在很大范圍內(nèi)可調(diào),因此長(zhǎng)積分時(shí)間可能短于完成一幀圖像中各行的短積分操作和處理,此時(shí)一幀圖像的處理時(shí)間由各行的短積分時(shí)間和處理時(shí)間決定.解決方法將在下面給出.②如果短積分時(shí)間較長(zhǎng),比如80μs,一幀圖像的短積分時(shí)間加處理時(shí)間為:(30μs+50μs)×480=38.4ms,最大幀頻為19frame/s.為了使圖像傳感器達(dá)到30frame/s頻要求,最大允許的短積分時(shí)間為33ms/480-50μs=18.7μs,這極大的限制了短積分時(shí)間的允許長(zhǎng)度.下面將討論對(duì)該系統(tǒng)的進(jìn)一步改進(jìn)解決這兩個(gè)問(wèn)題.3序列控制系統(tǒng)的改進(jìn)(1)短積分時(shí)間與處理電路該問(wèn)題稱長(zhǎng)積分短可以通過(guò)插入復(fù)位來(lái)解決,即在讀取完短積分輸出后,并不立刻對(duì)進(jìn)行復(fù)位,而是等待一段時(shí)間后再?gòu)?fù)位.等待的時(shí)間為:一幀短積分時(shí)間+處理時(shí)間-長(zhǎng)積分時(shí)間.如果圖像傳感器為480行,積分時(shí)間為400行的短積分時(shí)間與處理時(shí)間之和,則在像素需要等待的時(shí):480-400=80,即等待80行的短積分時(shí)間與處理時(shí)間之和.控制系統(tǒng)完成對(duì)第n行的短積分采樣后,第n行并不進(jìn)行復(fù)位,直到系統(tǒng)完成第n+80行的短積分和放大、AD轉(zhuǎn)換處理之后,行選指針指向第1行,對(duì)第一行進(jìn)行長(zhǎng)積分復(fù)位.通過(guò)插入復(fù)位的方法,可實(shí)現(xiàn)在長(zhǎng)積分時(shí)間小于一幀的短積分時(shí)間與處理電路之和的情況下,任意的調(diào)節(jié)長(zhǎng)積分時(shí)間.工作時(shí)序如圖4所示:因此我們可以得到結(jié)論:在積分時(shí)間較長(zhǎng)時(shí),在處理電路完成一幀的短積分和操作后,需要插入空閑狀態(tài)等待長(zhǎng)積分結(jié)束,圖像傳感器幀頻由長(zhǎng)積分時(shí)間決定;在積分時(shí)間較短時(shí),需要在完成每次短積分采樣完成后等待一段時(shí)間再進(jìn)行長(zhǎng)積分復(fù)位,圖像傳感器的幀頻由短積分時(shí)間和圖像處理時(shí)間決定.(2)應(yīng)用情況的分析該問(wèn)題(稱短積分長(zhǎng))在于短積分時(shí)間和放大、AD轉(zhuǎn)換的處理時(shí)間是串行工作的,解決的方法使整個(gè)系統(tǒng)工作在流水線的工作狀態(tài),即短積分時(shí)間與處理電路并行工作.當(dāng)一級(jí)放大器完成對(duì)第n行信號(hào)的放大后,信號(hào)輸出保存在放大器中,此時(shí)雙采樣存儲(chǔ)節(jié)點(diǎn)已經(jīng)可以存儲(chǔ)新的數(shù)據(jù).控制系統(tǒng)使指針指向第n+1行,對(duì)第n+1行進(jìn)行長(zhǎng)積分采樣,短積分復(fù)位,啟動(dòng)短積分.短積分啟動(dòng)后,控制系統(tǒng)逐列對(duì)一級(jí)放大器中的第n級(jí)的數(shù)據(jù)放大和AD轉(zhuǎn)換輸出.第n+1行的短積分與第n行處理同時(shí)進(jìn)行會(huì)帶來(lái)一個(gè)問(wèn)題,即短積分時(shí)間與處理時(shí)間的長(zhǎng)短問(wèn)題.如果短積分時(shí)間大于一行圖像數(shù)據(jù)的處理時(shí)間,在第n行的數(shù)據(jù)處理完之后,處理電路進(jìn)入等待狀態(tài),等到短積分結(jié)束后,進(jìn)行短積分采樣和一級(jí)放大,一級(jí)放大保存第n+1行的數(shù)據(jù)后,進(jìn)行第n+2行的長(zhǎng)積分采樣、短積分復(fù)位啟動(dòng)短積分后,同時(shí)啟動(dòng)第n+1行的處理.該過(guò)程不斷重復(fù),完成圖像的處理過(guò)程.此時(shí)短積分時(shí)間是后續(xù)處理時(shí)間的決定因素.在保證30frame/s的條件下,最大允許的短積分時(shí)間為33ms/480=68.75μs.如果處理電路的工作時(shí)間大于短積分時(shí)間,系統(tǒng)同時(shí)啟動(dòng)第n+1行短積分和處理電路對(duì)第n行的處理,第n+1行的短積分時(shí)間首先到達(dá).短積分結(jié)束后,對(duì)短積分進(jìn)行采樣,同時(shí)啟動(dòng)n+1行的長(zhǎng)積分,此時(shí)第n+1行的數(shù)據(jù)在雙采樣存儲(chǔ)節(jié)點(diǎn)中,第n行的數(shù)據(jù)在一級(jí)放大器中正在進(jìn)行后續(xù)處理.處理完成之后.一級(jí)放大器對(duì)雙采樣存儲(chǔ)節(jié)點(diǎn)中的第n+1行的數(shù)據(jù)進(jìn)行采樣放大后進(jìn)入下一行的處理.此時(shí)處理時(shí)間完全由處理電路決定,在50μs的條件下,最大允許的幀頻為1s/(480×50)μs=41.7frame.工作示意如圖5所示:4fpga驗(yàn)證和實(shí)現(xiàn)新算法的時(shí)序控制電路采用自頂向下的設(shè)計(jì)方法,在時(shí)序關(guān)系分析的基礎(chǔ)上完成模塊的劃分,運(yùn)用Verilog硬件描述語(yǔ)言分別進(jìn)行各子模塊的程序設(shè)計(jì),功能仿真,綜合以及綜合后的門級(jí)仿真.在各子模塊設(shè)計(jì)無(wú)誤的前提下,完成整體模塊的調(diào)試,綜合和仿真.程序設(shè)計(jì)中優(yōu)先考慮Verilog源代碼的可綜合性和設(shè)計(jì)的可靠性.采用雙時(shí)鐘控制,使綜合后的設(shè)計(jì)更加可靠.針對(duì)設(shè)計(jì)的高速要求,優(yōu)化設(shè)計(jì)中的關(guān)鍵路徑,將延遲降到最低.本設(shè)計(jì)采用Altera公司生產(chǎn)的Cylone型的FPGA芯片(EP1C12Q240C6)進(jìn)行了驗(yàn)證.使用QuartusII軟件進(jìn)行綜合,綜合后最高工作頻率為117.95MHz,耗費(fèi)1003個(gè)邏輯單元,使用了56個(gè)管腳.仿真和FPGA驗(yàn)證結(jié)果表