實(shí)時數(shù)字信號處理與DSP芯片第一章2DSP原理及應(yīng)用

實(shí)時信號處理-11、處理器的速度大于信號的產(chǎn)生或應(yīng)用的速度。2、處理器的運(yùn)算速度滿足系統(tǒng)對響應(yīng)時間的要求。3實(shí)時信號處理-23、必須滿足一定的峰值負(fù)荷要求。一個實(shí)時系統(tǒng)的負(fù)荷可能是不均勻的。但整個系統(tǒng)必須滿足額定的峰值負(fù)荷要求，即在負(fù)載重，甚至超負(fù)荷的情況下，某些關(guān)鍵任務(wù)一定要得到滿足。4、實(shí)時系統(tǒng)的可靠性至關(guān)重要。一般的實(shí)時系統(tǒng)都是工作在條件惡劣的不適合人參與的環(huán)境小。溫度變化大、振動強(qiáng)烈和電磁干擾強(qiáng)的特點(diǎn)，要求實(shí)時系統(tǒng)不但需要采用工業(yè)級元器件。而且還要在系統(tǒng)級的設(shè)計中采取容錯設(shè)計。

45

什么是DSP芯片

DSP： DigitalSignalProcessing DSPs: DigitalSignalprocessors

內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)； 具有專門的硬件乘法器； 廣泛采用流水線操作； 提供特殊的DSP

指令；適用于快速實(shí)現(xiàn)各種數(shù)字信號處理算法。67實(shí)時性的要求（一）：系統(tǒng)必須在有限的時間內(nèi)對外部輸入信號完成指定的操作，即信號的處理速度必須大于或等于信號的輸入速度。8

IP（voiceoverIP）9電動機(jī)

方向舵實(shí)時性的要求（二）從信號輸入到結(jié)果輸出的延遲必須足夠小，即響應(yīng)時間滿足系統(tǒng)的要求。10醫(yī)療診斷1112為什么要用DSP芯片，而不是模擬器件來對信號進(jìn)行處理？模擬電路的性能要取決于溫度等環(huán)境因素。而數(shù)字濾波器則基本上不受環(huán)境的影響。DSP易于在非常小的寬容度內(nèi)進(jìn)行計算，因?yàn)槠湫阅懿⒉蝗Q于性能離散的器件組合。一個模擬電路一旦制造出來，其特性（例如通帶頻率范圍）是不容易改變的。使用DSP實(shí)現(xiàn)數(shù)字信號處理，就可以通過對其重新編程來改變系統(tǒng)的特性。13信號處理方式的比較比較因素模擬方式數(shù)字方式修改設(shè)計的靈活性修改硬件設(shè)計，或調(diào)整硬件參數(shù)改變軟件設(shè)置精度元器件精度A/D的位數(shù)和計算機(jī)字長，算法可靠性和可重復(fù)性受環(huán)境溫度、濕度、噪聲、電磁場等干擾和影響大不受這些因素的影響大規(guī)模集成盡管已有一些模擬集成電路，但品種較少、集成度不高、價格較高DSP器件體積小、功能強(qiáng)、功耗小、一致性好、使用方便、性能/價格比高實(shí)時性除開電路引入的延時外，處理是實(shí)時的由計算機(jī)的處理速度決定高頻信號的處理可以處理包括微波毫米波乃至光波信號按照奈準(zhǔn)則的要求，受S/H、A/D和處理速度的限制14能夠進(jìn)行數(shù)字信號處理的CPU通用處理器（GPP）采用馮.諾依曼結(jié)構(gòu)，程序和數(shù)據(jù)的存儲空間合二而一8-bitApple（6502），NECPC-8000（Z80）8086/286/386/486/Pentium/PentiumII/PentiumIIIPowerPc64-bitCPU（SUNSparc，DECAlpha,HP）CISC復(fù)雜指令計算機(jī),RISC精簡指令計算機(jī)采取各種方法提高計算速度，提高時鐘頻率，高速總線，多級Cashe，協(xié)處理器等SingleChipComputer/MicroControllerUnit（MCU）具有通用CPU所具有的ALU和CU，還有存儲器（RAM/ROM）寄存器，時鐘，計數(shù)器，定時器，串/并口，有的還有A/D，D/AINTELMCS/48/51/96（98）MOTOROLAHCS05/011ARM7，9，……DSP采用哈佛結(jié)構(gòu)，程序和數(shù)據(jù)分開存儲采用一系列措施保證數(shù)字信號的處理速度，如對FFT的專門優(yōu)化15DSP與通用處理器的比較

1

對密集的乘加法運(yùn)算的支持2

存儲器結(jié)構(gòu)3

零開銷循環(huán)4

定點(diǎn)，浮點(diǎn)計算6執(zhí)行時間的預(yù)測5

專門的尋址方式8

開發(fā)工具的要求7

多處理器接口9JTAG（JointTestActionGroup）標(biāo)準(zhǔn)測試接口（IEEE1149標(biāo)準(zhǔn)接口）16

DSP芯片的第一步

1978AMI公司

1979美國Iintel公司第一個單片DSP芯片。但是這兩種芯片內(nèi)部都沒有現(xiàn)代DSP芯片所必須的單周期指令功能。

1980年。日本NEC公司μPD7720第一個具有乘法器的商用DSP

芯片。1982日本Hitachi

公司浮點(diǎn)DSP芯片（CMOS工藝）。1983日本Fujitsu公司指令周期120ns

，雙內(nèi)部總線第一個高性能的浮點(diǎn)DSP芯片應(yīng)是AT&T公司于1984年推出的DSP32。17

第一代（1982）

TMS320C1x；第二代TMS320C2x；第三代TMS320C3x；第四代TMS320C40/C44；第五代TMS320C50/C51/C52/C53；第六代TMS320C6000；還有多種不同領(lǐng)域的DSP芯片（P13圖1.1）目前最成功：美國德克薩斯儀器公司（Texas

Instruments，TI）18發(fā)展趨勢從運(yùn)算速度來看，MAC（一次乘法和一次加法）時間已經(jīng)從80年代初的400ns（如TMS32010）降低到40ns（如TMS32C40），處理能力提高了10多倍。內(nèi)部關(guān)鍵的乘法器部件從1980年的占模區(qū)的40左右下降到5以下，片內(nèi)RAM增加一個數(shù)量級以上。從制造工藝來看，1980年采用4μ的N溝道MOS工藝，而現(xiàn)在則普遍采用亞微米CMOS工藝。引腳數(shù)量從1980年的最多64個增加到現(xiàn)在的200個以上，引腳數(shù)量的增加，意味著結(jié)構(gòu)靈活性的增加。DSP芯片的發(fā)展，使DSP系統(tǒng)的成本、體積、重量和功耗都有很大程度的下降。19DSP廠商的芯片（一）

公司/名稱芯片/核定點(diǎn)/浮點(diǎn)字長(bits)指令長度(bits)鐘頻(MHz)DSPGroupPineDSPCoreCoreFixed161640OakDSPCoreCoreFixed161680TeakDSPCoreCoreFixed1616130PalmDSPCoreCoreFixed16/20/2416/32150ARMPiccoloCoreFixed1616/3270HitachiSH-DSPChipFixed1616/326620DSP廠商的芯片（二）公司/名稱芯片/核定點(diǎn)/浮點(diǎn)字長(bits)指令長度(bits)鐘頻(MHz)IBMC54XDSPCoreFixed161666MentorGraphicsM320C50CoreFixed1616

Siemens(Infineon)TriCoreBothFixed3216/3280CarmelBothFixed1624/48120ZoranZR386xxChipFixed203240ZSPCorporationZSP164xxChipFixed161620021DSP芯片的四大家族（近期1990年前后）AnalogDevices[ADSP-21xx][TigerSharcDSP][SHARCDSP]Lucent[DSP-16xx][DSP16000]Motorola[DSP-56800][DSP563xx]Lucent/Motorola[StarCoreSC100]TexasInstrument[TMS320C2000][TMS320C5000][TMS320C6000]

[TMS320DM640][OMAP]22AnalogDevices

ADSP-21xxTigerSharcDSPSHARCDSP16-bitDSP，支持定點(diǎn)和浮點(diǎn)運(yùn)算帶8-bit保護(hù)位的40-bitACC單周期執(zhí)行指令多數(shù)指令可以條件執(zhí)行VLIW（超長指令字）結(jié)構(gòu)可以在一個機(jī)器周期內(nèi)執(zhí)行四條指令該系列DSP具有SIMD（單條指令多個數(shù)據(jù)）的能力內(nèi)部集成有大容量的SRAM（第一個TigerSharcDSP集成了6Mbit的RAM

）ADI公司的軟硬件開發(fā)工具：VisualDSP集成開發(fā)環(huán)境

23Lucent

DSP-16xx

DSP16000

16-bit定點(diǎn)DSP具有16316-bit的乘法器36-bit的ALU/移位器所有片種都有片內(nèi)ROM工作在2.7-4.75V雙MAC單元支持16332-和32332-bit的乘法ALU支持16-、32-、40-bit運(yùn)算X和Y存儲器具有32-bit數(shù)據(jù)寬度軟件工具：ANSIC編譯器、匯編器、連接器、調(diào)試器和軟仿真器。用TargetView通信系統(tǒng)通過JTAG來作獨(dú)立的或連網(wǎng)的硬件仿真可以圖形化地顯示通過DSP的數(shù)據(jù)流。這樣，用戶可以觀察到處理器中沒有充分使用的部分，修改代碼來提高效率。SynopsysCOSSAP,CadenceSPW,以及MathworksMatlab等第三方的工具。24Motorola

DSP-56800

DSP563xx16，24-bit定點(diǎn)DSP帶有控制功能的DSP可以中斷的硬件do循環(huán)七級流水，具有條件ALU指令以寄存器為基礎(chǔ)的結(jié)構(gòu)與核執(zhí)行單元并發(fā)的六通道DMA操作多數(shù)器件工作于3.3V，并兼容5V的I/O；有些器件工作于1.8V,兼容3.3V的I/O，工作于2.7V和70MHz與核并行工作的濾波器協(xié)處理器使用OnCE口，通過JTAG接口作片上仿真。CodeWarrior提供集成的開發(fā)環(huán)境。25Lucent/Motorola

StarCoreSC10016-bit定點(diǎn)DSP核DSP結(jié)構(gòu)可以升級可變長度指令提高代碼的效率和并行性更好的C程序編譯器26TMS320C5000結(jié)構(gòu)特點(diǎn)

16-bit定點(diǎn)DSP C55x有雙MAC單元；C54x有單MAC單元

C55的指令長度可變，且沒有排隊的限制

C55x有12組總線；C54x有8組總線 工作于0.9V和300MHz綜合介紹

C55x和C54x源代碼兼容，而C5x和C2x源代碼兼容。C54x關(guān)注于低功耗，而C55x則將低功耗提到一個新水平：300MHz的C55x和120MHz的C54x相比，性能提高5倍，而功耗則降到六分之一。27TMS320C6000結(jié)構(gòu)特點(diǎn) 第一塊C64x可以達(dá)到750MHz

超長指令字（VLIW）結(jié)構(gòu)具有與RISC類似的特點(diǎn)

C編譯器與結(jié)構(gòu)結(jié)合緊密

8個功能塊提高了并行性綜合介紹

TI的TMS320C6000是基于超長指令字（VLIW）結(jié)構(gòu)的通用DSP系列。該結(jié)構(gòu)包括定點(diǎn)的C62x、浮點(diǎn)的C67x和新的C64x。

C64x和C62x代碼兼容，但結(jié)構(gòu)有顯著的加強(qiáng)，其初期的工作頻率可達(dá)750MHz。C67x在C62x八個功能塊中的六個上增加了浮點(diǎn)功能，因此其指令集是不同的。28TMS320DM64xDSPs特點(diǎn) 針對視頻進(jìn)行優(yōu)化的

VC1/WMV9FullD1SD解碼

MPEG-2MP@MLSD解碼

MPEG-4ASPFullD1SD解碼 專用視頻處理子系統(tǒng) 后端——集成OSD，四個視頻DAC，24位數(shù)字RGB輸出C編 譯器與結(jié)構(gòu)結(jié)合緊密。 前端——圖像縮放工具、影像處理引擎、16位數(shù)字輸入。 視頻編碼/解碼定點(diǎn)數(shù)字信號處理 采用達(dá)芬奇技術(shù)綜合介紹TMS320DM64x架構(gòu)是一款高度集成的片上系統(tǒng)(SoC)，集成了數(shù)字視頻所需的許多外部組件，使硬件材料清單成本降低了50%。DM64x器件建立在TI性能卓越的TMS320C64x+?DSP內(nèi)核基礎(chǔ)之上，ARM926處理器、視頻加速器、網(wǎng)絡(luò)外設(shè)及外部存儲器／存儲設(shè)備接口等都專門為視頻功能進(jìn)行了調(diào)節(jié)。TMS320DM6443針對視頻編碼及解碼應(yīng)用進(jìn)行了調(diào)優(yōu)，可提供數(shù)字視頻解碼所需要的全部組件，包括帶集成式圖像縮放工具及畫中畫(OSD)引擎的模擬及數(shù)字視頻輸出。TMS320DM6446則特別適合視頻編碼與解碼，其專門的視頻處理前端添加了視頻編碼功能，能夠捕獲各種數(shù)字視頻格式。29達(dá)芬奇（DaVinciTM）技術(shù)介紹達(dá)芬奇技術(shù)是業(yè)界第一款集成了DSP處理器、軟件、工具以及技術(shù)支持的綜合型解決方案。適用于開發(fā)優(yōu)化的數(shù)字視頻終端設(shè)備。達(dá)芬奇技術(shù)由組件優(yōu)化構(gòu)成，這些組件可以使數(shù)字視頻終端設(shè)備相互支持：達(dá)芬奇處理器 達(dá)芬奇處理器基于業(yè)界最高性能的DSP平臺—TITMS320C6000?，其充分利用了TI最新的C64x+?DSP內(nèi)核。達(dá)芬奇處理器包含基于可擴(kuò)展、可編程DSP的SoC（可從DSP與ARM內(nèi)核進(jìn)行定制），同時還包含優(yōu)化的加速器與外設(shè)，以全方位滿足各種數(shù)字視頻終端設(shè)備對價格、性能以及功能等多方面的需求。30達(dá)芬奇軟件運(yùn)行于達(dá)芬奇處理器之上的達(dá)芬奇軟件將充分利用芯片資源，其內(nèi)置于可配置的框架內(nèi)，并通過流行操作系統(tǒng)內(nèi)部已公布的API提供，以實(shí)現(xiàn)快速的軟件實(shí)施。視頻、影像、音頻及語音編解碼器 ，G.729ab等視頻、影像、音頻以及語音編解碼器操作系統(tǒng) 達(dá)芬奇技術(shù)最初支持Linux操作系統(tǒng)，未來會陸續(xù)實(shí)現(xiàn)對諸如WinCE等其它流行操作系統(tǒng)的支持。應(yīng)用編程接口(API)

這些API可結(jié)合DSP與ARM軟件開發(fā)人員雙方的最大優(yōu)勢。在DSP平臺針對DSP專家保持開放性的同時，ARM軟件開發(fā)人員可以根據(jù)API進(jìn)行編程，同時確保新一代數(shù)字視頻處理所需要的編解碼器流行組合能夠相互配合