第三章門(mén)電路基本邏輯單元電路3.1概述門(mén)電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門(mén)、與非門(mén)、或門(mén)······門(mén)電路中以高/低電平表示邏輯狀態(tài)的1/0怎樣得到高低電平？獲得高、低電平的基本原理電子開(kāi)關(guān)是怎樣實(shí)現(xiàn)的？二極管、三極管、CMOS管理想的開(kāi)關(guān)元件：

接通開(kāi)關(guān)，電阻為0

流過(guò)開(kāi)關(guān)的電流完全由外電路決定

斷開(kāi)狀態(tài)下電阻為無(wú)窮大

斷開(kāi)與接通之間的轉(zhuǎn)換能在瞬間完成開(kāi)關(guān)時(shí)間為0正邏輯：高電平表示邏輯1

低電平表示邏輯0反之為負(fù)邏輯。TTL小規(guī)模集成電路（10個(gè)以內(nèi)）中規(guī)模集成電路10~100個(gè)CMOS大規(guī)模規(guī)模集成電路（1000~10000）超大規(guī)模規(guī)模集成電路10000以個(gè)3.2半導(dǎo)體二極管門(mén)電路

二極管的符號(hào)二極管的特點(diǎn)正向?qū)ǎ聪蚪刂筆N3.2.1二極管的開(kāi)關(guān)特性：高電平：VIH=VCC低電平：VIL=0VI=VIH,D截止，VO=VOH=VCCVI=VIL,D導(dǎo)通，VO=VOL=0.7VVI高低電平控制二極管D的開(kāi)關(guān)特性，在輸出端得到相應(yīng)的高低電平二極管的開(kāi)關(guān)等效電路：二極管是理想開(kāi)關(guān)，正向?qū)▔航岛蛢?nèi)阻都可忽略正向?qū)▔航挡荒芎雎?，但?nèi)阻和外電路相比可以忽略外電路等效電源和內(nèi)阻都很小，不能忽略二極管正向?qū)▔航岛蛢?nèi)阻二極管的瞬態(tài)開(kāi)關(guān)特性：PN結(jié)內(nèi)部電荷梯度的建立和消散都需要一定的時(shí)間，因此二極管在截止區(qū)和飽和區(qū)轉(zhuǎn)換不是立刻完成的。但時(shí)間仍很短，ns級(jí)。3.2.2二極管“與”門(mén)設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7V3.7V0.7V0.7V0.7VY3V3V0V3V3V0V0V0VBAABY000010100111規(guī)定3V以上為10.7V以下為03.2.3二極管“或”門(mén)設(shè)加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7V2.3V2.3V2.3V0VABY000011101111規(guī)定2.3V以上為10V以下為03V3V0V3V3V0V0V0VBAY二極管構(gòu)成的門(mén)電路的缺點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路輸出端對(duì)地接上負(fù)載時(shí)，負(fù)載改變勢(shì)必影響輸出的高電平

3.3CMOS門(mén)電路

3.3.1MOS管的開(kāi)關(guān)特性一、MOS管的結(jié)構(gòu)S(Source)：源極；G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底金屬層半導(dǎo)體層PN結(jié)在低摻雜的P型硅片上加入兩個(gè)高摻雜的N+區(qū)作為分別作為源極與漏極.

半導(dǎo)體表面覆蓋SiO2絕緣層,并在上面再制造一層金屬鋁做為柵極通常襯底與源極連在一起N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管工作原理

uGS

=0時(shí),漏極與源極間不存在導(dǎo)電溝道

uGS

,由于絕緣層,金屬柵極被充電而聚集正電荷,正電荷排斥P區(qū)的空穴向下運(yùn)動(dòng),N間出現(xiàn)負(fù)離子區(qū),形成耗盡層

uGS

=0uGS

>0工作原理

uGS

,襯底的電子被吸引,在耗盡層與絕緣層間形成N形薄層,(反型層),即導(dǎo)電溝道.此時(shí)的uGS稱(chēng)為開(kāi)啟電壓UGS(th)

uGS

,反型層增加,而耗盡層不再變化可用uGS大小控制導(dǎo)電溝道的寬度以N溝道增強(qiáng)型為例：二、輸入特性和輸出特性輸出特性：

iD

=f(VDS)對(duì)應(yīng)不同的VGS下得一族曲線。漏極特性曲線（分三個(gè)區(qū)域）截止區(qū):VGS<VGS(th)，iD=0,ROFF>109Ω恒流區(qū)可變電阻區(qū)恒流區(qū)：iD

基本上由VGS決定，與VDS關(guān)系不大IDS是2UGS(th)時(shí),對(duì)應(yīng)的漏電流可變電阻區(qū)：

當(dāng)VDS較低（近似為0），VGS一定時(shí)， ，這個(gè)電阻受VGS控制、可變。三、MOS管的基本開(kāi)關(guān)電路五、MOS管的四種類(lèi)型增強(qiáng)型N溝道P溝道

P溝道增強(qiáng)型的特性曲線(與N溝道關(guān)于原點(diǎn)對(duì)稱(chēng))P溝道工作時(shí)，使用負(fù)電源，同時(shí)須將襯底接源極或者系統(tǒng)的最高電位。N溝道工作時(shí)，使用正電源，同時(shí)應(yīng)將襯底接源極或者系統(tǒng)的最低電位。3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)二、電壓、電流傳輸特性二、電壓、電流傳輸特性三、輸入噪聲容限（了解）3.3.3CMOS反相器的靜態(tài)輸入和輸出特性一、輸入特性從反相器輸入端看進(jìn)去的輸入電壓與輸入電流的關(guān)系輸入電容耐壓：約100VVDD一般不超過(guò)18V二、輸出特性從反相器輸出端看進(jìn)去的輸出電壓與輸出電流的關(guān)系二、輸出特性3.3.5其他類(lèi)型的CMOS門(mén)電路一、其他邏輯功能的門(mén)電路1.與非門(mén)2.或非門(mén)

解決方法:帶緩沖極的CMOS門(mén)3漏極開(kāi)路的門(mén)電路（OD門(mén)）

1、將輸入的高、低電平VDD1/0變換成輸出的高低電平VDD2/0；2、實(shí)現(xiàn)線與。作用：輸出電平變換，實(shí)現(xiàn)線與輸出Yi同時(shí)為高電平時(shí)，所有管子截止，Y=1所有OD門(mén)同時(shí)截止，輸出為高電平時(shí)，保證輸出高電平不低于規(guī)定數(shù)值。當(dāng)輸出為低電平時(shí)，并聯(lián)的OD門(mén)只有一個(gè)門(mén)的輸出MOS管導(dǎo)通，保證負(fù)載電流不超過(guò)輸出MOS管允許的最大電流。

4CMOS傳輸門(mén)1.傳輸門(mén)電路結(jié)構(gòu)

C和C’是一對(duì)互補(bǔ)的控制信號(hào)。在結(jié)構(gòu)上對(duì)稱(chēng)，所以圖中的輸入和輸出端可以互換，又稱(chēng)雙向開(kāi)關(guān)。工作原理（了解）設(shè)VIH=VDD,VIL=0當(dāng)C=0,C’=1則VI=0~VDD時(shí)，則T1，T2截止，相當(dāng)于斷開(kāi)4CMOS傳輸門(mén)1.傳輸門(mén)工作原理（了解）當(dāng)C=1,C’=0則VI=0~VDD時(shí)，0<VI<VDD-VGS(th)N,則T1導(dǎo)通。|VGS(th)P|<VI<VDD,T2導(dǎo)通所以VI=0~VDD時(shí)，則T1和T2至少有一個(gè)導(dǎo)通。2.雙向模擬開(kāi)關(guān)傳輸連續(xù)變化的模擬電壓信號(hào)應(yīng)用舉例圖2-31CMOS模擬開(kāi)關(guān)

CMOS模擬開(kāi)關(guān)：實(shí)現(xiàn)單刀雙擲開(kāi)關(guān)的功能。

C=0時(shí)，TG1導(dǎo)通、TG2截止，uO=uI1；

C=1時(shí)，TG1截止、TG2導(dǎo)通，uO=uI2。5三態(tài)輸出門(mén)（高電平，低電平，高阻態(tài)）三態(tài)門(mén)的用途三極管的輸入特性VON

：開(kāi)啟電壓硅管，0.5~0.7V鍺管，0.2~0.3V

3.5TTL門(mén)電路近似認(rèn)為:VBE<VON

iB=0VBE≥VON

iB

的大小由外電路電壓、電阻決定三極管的輸出特性固定一個(gè)IB值，即得一條曲線，在VCE>0.7V以后，基本為水平直線特性曲線分三個(gè)部分放大區(qū)：條件VCE>0.7V,iB>0,iC隨iB成正比變化，ΔiC=βΔiB。飽和區(qū)：條件VCE<0.7V,iB>0,VCE很低，ΔiC

隨ΔiB增加變緩，趨于“飽和”。截止區(qū)：條件VBE=0V,iB=0,iC=0,c—e間“斷開(kāi)”。三、雙極型三極管的基本開(kāi)關(guān)電路只要參數(shù)合理：VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL四、三極管的開(kāi)關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)五、動(dòng)態(tài)開(kāi)關(guān)特性從二極管已知，PN結(jié)存在電容效應(yīng)。在飽和與截止兩個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC的變化將滯后于VI，則VO的變化也滯后于VI。六、三極管反相器三極管的基本開(kāi)關(guān)電路就是非門(mén)

參數(shù)合理？VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T截止，VO=VOL實(shí)際應(yīng)用中，為保證VI=VIL時(shí)T可靠截止，常在輸入接入負(fù)壓。3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)設(shè)

鉗位二極管1.抑制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖2.輸入電壓為負(fù)時(shí)，基極電流過(guò)大，保護(hù)二、電壓傳輸特性二、電壓傳輸特性二、電壓傳輸特性需要說(shuō)明的幾個(gè)問(wèn)題：

①T2的輸出VC2和VE2變化方向相反，故稱(chēng)為倒相級(jí)②在穩(wěn)態(tài)下，T4和T5總有一個(gè)導(dǎo)通，一個(gè)截止，即能降低功耗，成為推拉式或圖騰式。③D1抑制負(fù)向干擾，D2保證T5導(dǎo)通時(shí)，T4可靠的截止。輸入特性3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

輸入低電平0.2V時(shí)，iIL=-1mA輸入高電平3.4V時(shí),倒置，40uA輸出高電平輸出低電平輸出特性74系列最大負(fù)載電流不能超過(guò)0.4mA。例：扇出系數(shù)（Fan-out），試計(jì)算門(mén)G1能驅(qū)動(dòng)多少個(gè)同樣的門(mén)電路負(fù)載。N=10高電平：輸入電流０．４ｕＡ,輸出電流０．４ｍＡ低電平：輸入電流１ｍＡ,輸出電流１６ｍＡ傳輸延遲時(shí)間現(xiàn)象3.5.5其他類(lèi)型的TTL門(mén)電路一、其他邏輯功能的門(mén)電路1.與非門(mén)2.或非門(mén)3.與或非門(mén)4.異或門(mén)Ａ=Ｂ=１Ｔ６Ｔ９導(dǎo)通Ｔ８截止Ａ=Ｂ=０Ｔ７Ｔ９導(dǎo)通Ｔ４Ｔ５Ｔ８截止Ａ=１，Ｂ=０Ｔ５Ｔ８導(dǎo)通Ｔ６Ｔ７Ｔ９截止Ａ=０，Ｂ=１Ｔ４Ｔ８導(dǎo)通Ｔ６Ｔ７Ｔ９截止二、集電極開(kāi)路的門(mén)電路（ＯＣ門(mén)）1、推拉式輸出電路結(jié)構(gòu)的局限性①不能驅(qū)動(dòng)較大電流②電源一旦確定，輸出的高電平也就固定了

③輸出端不能并聯(lián)使用

OC門(mén)2、OC門(mén)的結(jié)構(gòu)特點(diǎn)OC門(mén)實(shí)現(xiàn)的線與3、外接負(fù)載電阻RL的計(jì)算外接負(fù)載電阻RL的上限外接負(fù)載電阻RL的下限三、三態(tài)輸出門(mén)（ThreestateOutputGate,TS）小結(jié)1.定義：門(mén)電路是用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的電子電路。門(mén)電路分立元件門(mén)電路集成門(mén)電路雙極型集成門(mén)（TTL）MOS集成門(mén)

NMOSPMOSCMOS2.分類(lèi):按制造工藝分類(lèi)：集成電路IC（IntegratedCircuits）的分類(lèi)Ⅰ.按集成度分類(lèi)（1）小規(guī)模IC——SSI（含1～

10門(mén)）（2）中規(guī)模IC——MSI（含10～

100門(mén)）（3）大規(guī)模