集成電路制造工藝微電子第1頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月CMOS集成電路制造工藝第2頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月第3頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，注磷第4頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成P阱在N阱區(qū)生長(zhǎng)厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會(huì)被氧化去掉光刻膠及氮化硅層

P阱離子注入，注硼第5頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月推阱退火驅(qū)入去掉N阱區(qū)的氧化層第6頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成場(chǎng)隔離區(qū)生長(zhǎng)一層薄氧化層淀積一層氮化硅光刻場(chǎng)隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來(lái)反應(yīng)離子刻蝕氮化硅場(chǎng)區(qū)離子注入熱生長(zhǎng)厚的場(chǎng)氧化層去掉氮化硅層形成多晶硅柵生長(zhǎng)柵氧化層淀積多晶硅光刻多晶硅柵刻蝕多晶硅柵第7頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒(méi)有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2第8頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成N管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護(hù)起來(lái)離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻，利用光刻膠將NMOS區(qū)保護(hù)起來(lái)離子注入硼，形成P管源漏區(qū)第9頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成接觸孔化學(xué)氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔第10頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成第一層金屬淀積金屬鎢(W)，形成鎢塞第11頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線(xiàn)圖形反應(yīng)離子刻蝕金屬層，形成互連圖形第12頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成穿通接觸孔化學(xué)氣相淀積PETEOS通過(guò)化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線(xiàn)圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形第13頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月合金形成鈍化層在低溫條件下(小于300℃)淀積氮化硅光刻鈍化版刻蝕氮化硅，形成鈍化圖形測(cè)試、封裝，完成集成電路的制造工藝CMOS集成電路一般采用(100)晶向的硅材料第14頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月AA第15頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月雙極集成電路

制造工藝第16頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月第17頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月制作埋層初始氧化，熱生長(zhǎng)厚度約為500～1000nm的氧化層光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進(jìn)行大劑量As+注入并退火，形成n+埋層雙極集成電路工藝第18頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月生長(zhǎng)n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定第19頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成橫向氧化物隔離區(qū)熱生長(zhǎng)一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約100nm光刻2#版(場(chǎng)區(qū)隔離版第20頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成橫向氧化物隔離區(qū)利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進(jìn)行硼離子注入第21頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成橫向氧化物隔離區(qū)去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場(chǎng)氧化層隔離區(qū)去掉氮化硅層第22頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成基區(qū)光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū)基區(qū)離子注入硼第23頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成接觸孔：光刻4#版(基區(qū)接觸孔版)進(jìn)行大劑量硼離子注入刻蝕掉接觸孔中的氧化層第24頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月形成發(fā)射區(qū)光刻5#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來(lái)，暴露出發(fā)射極和集電極接觸孔進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū)第25頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月金屬化淀積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻6#版(連線(xiàn)版)，形成金屬互連線(xiàn)合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450℃、N2-H2氣氛下處理20～30分鐘形成鈍化層在低溫條件下(小于300℃)淀積氮化硅光刻7#版(鈍化版)刻蝕氮化硅，形成鈍化圖形第26頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料但Al連線(xiàn)也存在一些比較嚴(yán)重的問(wèn)題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線(xiàn)工藝有望從根本上解決該問(wèn)題IBM、Motorola等已經(jīng)開(kāi)發(fā)成功目前，互連線(xiàn)已經(jīng)占到芯片總面積的70～80%；且連線(xiàn)的寬度越來(lái)越窄，電流密度迅速增加第27頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月幾個(gè)概念場(chǎng)區(qū)有源區(qū)柵結(jié)構(gòu)材料Al-二氧化硅結(jié)構(gòu)多晶硅-二氧化硅結(jié)構(gòu)難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu)第28頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月Salicide工藝淀積多晶硅、刻蝕并形成側(cè)壁氧化層；淀積Ti或Co等難熔金屬RTP并選擇腐蝕側(cè)壁氧化層上的金屬；最后形成Salicide結(jié)構(gòu)第29頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月隔離技術(shù)PN結(jié)隔離場(chǎng)區(qū)隔離絕緣介質(zhì)隔離溝槽隔離第30頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月第31頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月第32頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月第33頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月LOCOS隔離工藝第34頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月溝槽隔離工藝第35頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月集成電路封裝工藝流程第36頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月各種封裝類(lèi)型示意圖第37頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月集成電路工藝小結(jié)前工序圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù)薄膜制備技術(shù)：主要包括外延、氧化、化學(xué)氣相淀積、物理氣相淀積(如濺射、蒸發(fā))等摻雜技術(shù)：主要包括擴(kuò)散和離子注入等技術(shù)第38頁(yè)，課件共41頁(yè)，創(chuàng)作于2023年2月集成電路工藝小結(jié)后工序劃片封裝測(cè)試?yán)匣?/p>