數(shù)字電子技術(shù) 第六版 課件 10ch2 可編程陣列邏輯（PAL）_第1頁
數(shù)字電子技術(shù) 第六版 課件 10ch2 可編程陣列邏輯（PAL）_第2頁
數(shù)字電子技術(shù) 第六版 課件 10ch2 可編程陣列邏輯（PAL）_第3頁
數(shù)字電子技術(shù) 第六版 課件 10ch2 可編程陣列邏輯（PAL）_第4頁
數(shù)字電子技術(shù) 第六版 課件 10ch2 可編程陣列邏輯（PAL）_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

付費下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第10章可編程邏輯器件10.2

可編程陣列邏輯（PAL）10.2.1PAL的基本結(jié)構(gòu)10.2.2PAL的輸出結(jié)構(gòu)10.2.1、PAL的基本結(jié)構(gòu)編程前的內(nèi)部結(jié)構(gòu)編程后的內(nèi)部結(jié)構(gòu)

采用熔絲工藝制造的一次性可編程邏輯器件?？删幊膛c陣列固定或陣列專用輸出結(jié)構(gòu)10.2.2

PAL的輸出結(jié)構(gòu)

這是一種簡單的與-或結(jié)構(gòu),又稱為基本組合邏輯結(jié)構(gòu),它的輸出由輸入決定,僅適用于設(shè)計組合邏輯電路。

或門輸出接一個同相緩沖器時，輸出為高電平有效；若接反相緩沖器，則輸出為低電平有效。

一、

專用輸出結(jié)構(gòu)

輸出電路由一個三態(tài)門和一個互補(bǔ)反饋緩沖器構(gòu)成。三態(tài)門的使能信號由與陣列中的第一個與項提供。當(dāng)使能信號為高電平時，I/O

端為輸出端，同時輸出信號也經(jīng)反饋緩沖器反饋到與陣列輸入端，因此可實現(xiàn)時序邏輯設(shè)計。當(dāng)使能信號為低電平時，三態(tài)門為高阻態(tài)，此時

I/O

端為輸入端，外部輸入信號通過反饋緩沖器加至與陣列輸入端。同一個PLA器件中的不同輸出端的三態(tài)門是異步工作的，故稱為異步I/O

輸出。

二

異步I/O輸出結(jié)構(gòu)異步I/O

輸出結(jié)構(gòu)

三、

寄存器輸出結(jié)構(gòu)

在CP

上升沿作用下，或門輸出信號存入D

觸發(fā)器中，Q端信號通過反饋緩沖器反饋到與陣列輸入端，可方便地構(gòu)成同步時序邏輯電路。輸出三態(tài)門的使能端由外部信號OE統(tǒng)一控制，在OE有效時，三態(tài)輸出緩沖器開通，D

觸發(fā)器Q

端的信號通過它反相后送到I/O

端為輸出，可實現(xiàn)同步輸出方式。寄存器輸出結(jié)構(gòu)異或-寄存器輸出結(jié)構(gòu)

四、

異或-寄存器輸出結(jié)構(gòu)

異或-寄存器輸出結(jié)構(gòu)是把一組與門分為兩個或項，經(jīng)異或門后在CP

上升沿作用下存入D

觸發(fā)器，再經(jīng)三態(tài)門輸出，同時由

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論