第3章集成邏輯門電路3.1概述3.2分立元件門電路3.3TTL集成邏輯門電路3.4CMOS集成邏輯門電路3.5數(shù)字電路的調(diào)試本章小結(jié)輸入和輸出信號只有0和1兩種狀態(tài)用1表示高電平、用0表示低電平的情況稱為正邏輯，反之為負(fù)邏輯。熟悉與門、或門、非門的工作原理和邏輯功能，重點(diǎn)討論TTL和CMOS集成邏輯門的工作原理、邏輯功能和使用特性以及其他功能的邏輯門電路。概述門電路——實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為門電路。常用的門電路有與門、或門、非門、與非門、或非門、異或門、同或門﹑與或非門等；集成邏輯門主要有雙極型的TTL門電路和單極型的CMOS門電路。邏輯門路的特點(diǎn)本章重點(diǎn)3.2

分立元件門電路3.2.1三極管的開關(guān)特性3.2.2二極管門電路3.2.3三極管非門電路第3章集成邏輯門電路

當(dāng)輸入uI為低電平UIL時(shí)，使

uBE<Uth時(shí)，三極管截止。

iB

0，iC

0，C、E間相當(dāng)于開關(guān)斷開。

1.三極管截止?fàn)顟B(tài)和等效電路一、靜態(tài)開關(guān)特性

uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UILuBE+-

三極管的門限電壓Uth約為0.5v﹐為保證三極管可靠截止，要求：

uBE≤0V。

3.2.1三極管的開關(guān)特性

三極管臨界飽和時(shí)的主要參數(shù)有：

一、靜態(tài)開關(guān)特性

IB(sat)—臨界飽和基極電流IC(sat)—臨界飽和集電極電流，為最大集電極電流UBE(sat)—臨界飽和基射電壓，約為0.7VUCE(sat)—臨界飽和集射電壓，約為0.1-0.3VuI=UIH2.三極管飽和條件和等效電路

設(shè)輸入

uI為高電平UIH時(shí)，三極管工作在臨界飽和狀態(tài)，此后iB增大，iC不變，三極管飽和，UBE(sat)≈0.7V，UCE(sat)≈0.3V都很小，可忽略不計(jì)，

C、E間相當(dāng)于開關(guān)合上。uBE+-三極管飽和狀態(tài)等效電路一、靜態(tài)開關(guān)特性

臨界飽和時(shí)基極電流為IB(sat)為確保三極管飽和。要求

iB≥iB(sat)iB愈大于IB(Sat)，則飽和愈深。

三極管開關(guān)工作的條件截止條件

飽和條件uBE＜

UthiB≥

IB(Sat)

可靠截止條件為uBE≤0

IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toff從uI正跳變開始到iC上升到

0.9IC(sat)所需的時(shí)間ton稱為三極管開通時(shí)間。

通常工作頻率不高時(shí)，可忽略開關(guān)時(shí)間，而工作頻率很高時(shí)，必須考慮開關(guān)速度是否合適，否則導(dǎo)致不能正常工作。從uI負(fù)跳變開始到iC下降到

0.1IC(sat)所需的時(shí)間toff稱為三極管關(guān)斷時(shí)間。通常

toff>ton開關(guān)時(shí)間主要由于電荷存儲(chǔ)效應(yīng)引起，要提高開關(guān)速度，必須降低三極管的飽和深度，加速基區(qū)存儲(chǔ)電荷的消散。二、動(dòng)態(tài)開關(guān)特性C

E

B

SBD

B

C

E

在普通三極管的基極和集電極之間并接一個(gè)肖特基勢壘二極管(簡稱SBD)

。BCSBD抗飽和三極管的開關(guān)速度高

SBD的導(dǎo)通電壓只有0.4V而非0.7V，因此UBC=0.4V時(shí)，SBD便導(dǎo)通，使UBC鉗在0.4V上，降低了三極管的飽和深度，提高了開關(guān)速度。三、抗飽和三極管一、二極管與門電路二極管與門電路邏輯符號與門真值表

001YBA輸出輸入111010000

邏輯表達(dá)式Y(jié)=AB3.2.2二極管門電路一、二極管與門電路使能端：與門任一輸入端都可作使能端。

(a)與門；(b)輸入和輸出波形

使能端B的信號可控制A端的輸入信號能否通過與門傳送到Y(jié)輸出端。使能端B對輸入信號的控制作用：當(dāng)B=0時(shí)，輸出Y=0，輸入信號不能通過與門;當(dāng)B=1時(shí)，輸入信號通過與門，輸出Y和輸入A信號相同。二、二極管或門電路二極管或門電路邏輯符號邏輯表達(dá)式Y(jié)=A+B或門真值表

101YBA輸出輸入1111100003.2.3三極管非門電路非門真值表

YA輸出輸入0110邏輯符號邏輯表達(dá)式Y(jié)=A1﹑與非門電路復(fù)合邏輯門電路

與非門真值表

101YBA輸出輸入011110100邏輯符號邏輯表達(dá)式Y(jié)=A·B

2﹑或非門電路邏輯符號或非門真值表

001YBA輸出輸入011010100邏輯表達(dá)式Y(jié)=A+B二極管構(gòu)成門電路的缺點(diǎn):1.電平有偏移:輸出的高低電平數(shù)值與輸入的高低電平數(shù)值相差一個(gè)二極管的壓降0.7V，后級的二極管門電路電平又偏移0.7V，甚至使得高電平下降到門限值以下，影響電路正常工作。2.帶負(fù)載能力差：由于這種二極管門電路的輸出電阻比較低，故帶負(fù)載能力差，輸出電平會(huì)隨負(fù)載的變化而變化。只用于IC內(nèi)部電路3.3

TTL集成邏輯門電路3.3.1TTL與非門3.3.2其他功能的TTL門電路3.3.3

TTL數(shù)字集成電路系列第3章集成邏輯門電路ABCVT4VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級中間倒相級輸出級1、電路結(jié)構(gòu)邏輯符號2.8k

900

50

3.5k

500

250

VT1VT2VT3VT5VT63.3.1TTL與非門一、TTL與非門的工作原理

輸入級主要由多發(fā)射極管VT1

和基極電阻

R1組成，用以實(shí)現(xiàn)輸入變量A、B、C的與運(yùn)算。

VD1~VD3為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負(fù)極性干擾。正常信號輸入時(shí)，VD1

~VD3不工作，當(dāng)輸入的負(fù)極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極管導(dǎo)通，輸入端負(fù)電壓被鉗在-0.7V上，這不但抑制了輸入端的負(fù)極性干擾，對VT1

還有保護(hù)作用。ABCVD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級中間倒相級輸出級STTL系列與非門電路邏輯符號2.8k

900

50

3.5k

500

250

3.3.1TTL與非門一、TTL與非門電路工作原理VT1VT2VT3VT5VT6VT4

中間級起倒相放大作用，VT2

集電極C2和發(fā)射極E2同時(shí)輸出兩個(gè)邏輯電平相反的信號，分別驅(qū)動(dòng)VT3和VT5。RB、RC和VT6

構(gòu)成有源泄放電路，用以減小VT5管開關(guān)時(shí)間，從而提高門電路工作速度。1、電路結(jié)構(gòu)ABCVD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級中間倒相級輸出級邏輯符號2.8k

900

50

3.5k

500

250

3.2.1TTL與非門一、TTL與非門工作原理

輸出級由VT3、VT4、R4、R5和VT5組成。其中

VT3和VT4

構(gòu)成復(fù)合管，與VT5構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負(fù)載能力。VT1VT2VT3VT5VT6VT41、電路結(jié)構(gòu)

VD1~VD3在正常信號輸入時(shí)不工作，因此下面的分析中不予考慮。RB、RC和V6所構(gòu)成的有源泄放電路的作用是提高開關(guān)速度，它們不影響與非門的邏輯功能，因此下面的工作原理分析中也不予考慮。

因?yàn)榭癸柡腿龢O管VT1的集電結(jié)導(dǎo)通電壓為0.4V，而VT2、VT5發(fā)射結(jié)導(dǎo)通電壓為0.7V，因此要使VT1集電結(jié)和VT2、VT5發(fā)射結(jié)導(dǎo)通，必須uB1≥1.8V。0.3V3.6V3.6V

輸入端有一個(gè)或數(shù)個(gè)為低電平時(shí)，輸出高電平。

輸入A為低電平端對應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1=0.7V+0.3V=1V，VT1導(dǎo)通。1V這時(shí)VT2、VT5截止。

VT2截止，使VT1集電極等效電阻很大，使IB1>IB1(sat)，VT1飽和。VT2截止使uC2

VCC=5V，5V因此，輸入有低電平時(shí)，輸出為高電平。截止截止飽和VT3微飽和，VT4放大工作。uY=

5V

-

0.7

V

-

0.7

V

=

3.6

V電路輸出為高電平。微飽和放大一﹑TTL與非門工作原理2﹑工作原理

因此，

輸入均為高電平時(shí)，輸出為低電平。綜上所述,該電路實(shí)現(xiàn)了與非邏輯功能。3.6V3.6V3.6V因此，VT1發(fā)射結(jié)反偏而集電極正偏，稱處于倒置放大狀態(tài)。1.8V這時(shí)VT2、VT5飽和。uC2=UCE2(sat)+uBE5=0.3V+0.7V=1V使VT3導(dǎo)通，而VT4截止。1VuY=UCE5(sat)

0.3V

電路輸出為低電平0.3VVT4截止使VＴ5的等效集電極電阻很大，使IB5>IB5(sat)，因此，VT5飽和。倒置放大飽和飽和截止導(dǎo)通

TTL電路輸入端懸空時(shí)相當(dāng)于輸入高電平。

輸入均為高電平時(shí)，輸出低電平VCC經(jīng)

R1使

VT1集電結(jié)和

VT2、VT5發(fā)射結(jié)導(dǎo)通，使uB1=1.8V。注意一﹑TTL與非門工作原理2﹑工作原理二

、TTL與非門的使用特性1.

輸出高電平和低電平（1）輸出高電平UOH—TTL與非門輸出端外接負(fù)載增多時(shí)輸出UOH會(huì)下降﹐UOH在2.4～3.6V之間為合格。（2）輸出低電平UOL—TTL與非門輸出UOL在0～0.5V之間為合格。二

、TTL與非門的使用特性2.

關(guān)門電平和開門電平（2）開門電平UON—輸出電壓uo為低電平UOL上限值UOL(max)時(shí)對應(yīng)的輸入電壓值稱為UON。只有輸入電壓uI>UON時(shí)，與非門才開通，輸出低電平。UON在1.4～1.8V之間。（1）關(guān)門電平UOFF—輸出電壓uo為高電平UOH的下限值UOH(min）時(shí)對應(yīng)的輸入電壓值稱為UOFF。只有輸入電壓uI<UOFF時(shí)，與非門才關(guān)閉，輸出高電平。UOFF在0.8～1V之間。二

、TTL與非門的使用特性3.

關(guān)門電阻和開門電阻（2）開門電阻RON—在RI上產(chǎn)生的電壓為開門電平UON時(shí)對應(yīng)的電阻RI值稱為RON。RI>RON時(shí)，門開通。（1）關(guān)門電阻ROFF—在RI上產(chǎn)生的電壓為關(guān)門電平UOFF時(shí)對應(yīng)的電阻RI值稱為ROFF。RI<ROFF時(shí)，門關(guān)閉。設(shè)與非門一個(gè)輸入端對地接的電阻為RI，其余輸入端都懸空。二

、TTL與非門的使用特性4.

輸入噪聲容限輸入噪聲容限表示與非門抗干擾能力的大小，噪聲容限越大，抗干擾能力越強(qiáng)。（1）輸入低電平噪聲容限UNL。與非門輸出保持高電平時(shí)允許輸入低電平UIL上疊加的正向電壓。因此，輸入低電平噪聲容限UNL為UNL=UOFF－

UIL（2）輸入高電平噪聲容限UNH。與非門輸出保持低電平時(shí)允許輸入高電平UIH上疊加的負(fù)向電壓。因此，輸入高電平噪聲容限UNH為UNH=UIH－UON二

、TTL與非門的使用特性5.

輸入低電平電流和高電平電流（1）輸入低電平電流IIL—與非門一個(gè)輸入端接低電平，其他輸入端都懸空，流出低電平輸入端的電流IIL，其又稱為輸入短路電流。（2）輸入高電平電流IIH—與非門一個(gè)輸入端接高電平，其它輸入端都懸空，流入高電平輸入端的電流IIH，其又稱為輸入漏電流。6.負(fù)載能力負(fù)載電流流入與非門的輸出端。負(fù)載電流從與非門的輸出端流向外負(fù)載。負(fù)載電流流入驅(qū)動(dòng)門IOL負(fù)載電流流出驅(qū)動(dòng)門IOH輸入均為高電平輸入有低電平輸出為低電平輸出為高電平灌電流負(fù)載拉電流負(fù)載

不管是灌電流負(fù)載還是拉電流負(fù)載，負(fù)載電流都不能超過其最大允許電流，否則將導(dǎo)致電路不能正常工作，甚至燒壞門電路。實(shí)用中常用扇出系數(shù)NO表示電路負(fù)載能力的大小。門電路輸出端外接負(fù)載通常為帶同類門電路的個(gè)數(shù)。

通常按照負(fù)載電流的流向?qū)⑴c非門負(fù)載分為

灌電流負(fù)載拉電流負(fù)載

由于三極管存在開關(guān)時(shí)間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時(shí)，輸出脈沖將延遲一定時(shí)間。輸入信號UOm0.5UOm0.5UImUIm輸出信號7.

傳輸延遲時(shí)間輸入電壓波形下降沿0.5UIm處到輸出電壓上升沿0.5Uom處間隔的時(shí)間稱截止延遲時(shí)間，用tPLH表示。輸入電壓波形上升沿0.5UIm處到輸出電壓下降沿0.5Uom處間隔的時(shí)間稱導(dǎo)通延遲時(shí)間，用tPHL表示。平均傳輸延遲時(shí)間tpd

tPHLtPLH

tpd越小，則門電路開關(guān)速度越高，工作頻率也越高。0.5UIm0.5UOm8.

功耗-延遲積

常用功耗P和平均傳輸延遲時(shí)間tpd的乘積(簡稱功耗

–延遲積)

來綜合評價(jià)門電路的性能，即M=Ptpd

M

又稱品質(zhì)因素，其值越小，說明綜合性能越好。

性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點(diǎn)，然而這兩者是矛盾的。三、與非門的應(yīng)用1.

構(gòu)成簡單控制電路當(dāng)B=0時(shí),與非門關(guān)閉，輸入信號A不能通過與非門，輸出Y=1；當(dāng)B=1時(shí),與非門開通，輸入信號A通過與非門，輸出Y的信號與輸入A反相。2.

構(gòu)成與門、或門和非門3.

簡易邏輯狀態(tài)測試筆測試點(diǎn)低電平時(shí)亮紅燈綠燈測試點(diǎn)高電平時(shí)亮

使用時(shí)需外接上拉電阻RL

即Opencollectorgate，簡稱

OC門。

常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎(chǔ)上發(fā)展出來的，TTL與非門的上述特性對這些門電路大多適用。VC可以等于VCC也可不等于VCC

3.2.2其他功能的

TTL門電路

一、集電極開路與非門1.

電路、邏輯符號和工作原理輸入都為高電平時(shí)，

VT2和VT5飽和導(dǎo)通，輸出為低電平UOL

0.3V。輸入有低電平時(shí)，VT2和VT5截止，輸出為高電平UOH

VC。因此具有與非功能。

工作原理OC門

相當(dāng)于與門作用。因?yàn)閅1、Y2中有低電平時(shí)，Y為低電平；只有

Y1、Y2均為高電平時(shí)，Y才為高電平，故Y=Y1·Y2。2.OC門的應(yīng)用(1)

實(shí)現(xiàn)線與兩個(gè)或多個(gè)OC門的輸出端直接相連，相當(dāng)于將這些輸出信號在輸出線上相與，故稱為線與。

Y只有OC門才能實(shí)現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意

（2）驅(qū)動(dòng)繼電器OC門輸出低電平UOL時(shí)，有較大的集電極電流流經(jīng)繼電器線圈，簧片閉合，VD截止，對工作沒有影響。當(dāng)OC門由低電平UOL到高電平UOH瞬間，繼電器線圈中的電流突然間為0，線圈產(chǎn)生下正上負(fù)的自感電動(dòng)勢，使VD導(dǎo)通，自感電動(dòng)勢被吸收掉，并有保護(hù)OC門輸出管的作用。2.OC門的應(yīng)用(3)驅(qū)動(dòng)顯示器[例]

下圖為用

OC門驅(qū)動(dòng)發(fā)光二極管LED的顯示電路。已知LED的正向?qū)▔航礥F=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應(yīng)滿足因此

RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平UOL時(shí)，LED才導(dǎo)通發(fā)光；否則LED中無電流流通，不發(fā)光。要使LED發(fā)光，應(yīng)滿足

IRc

IF=10mA。2.OC門的應(yīng)用IRC＝TTLCMOSRLVDD+5V(4)實(shí)現(xiàn)電平轉(zhuǎn)換

TTL與非門有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用OC門就可以適應(yīng)負(fù)載門對電平的要求。

OC門的輸出UOL

0.3V，UOH

VDD，正好符合CMOS電路輸入U(xiǎn)IH

VDD，UIL

0V的要求。

VDDRL2.OC門的應(yīng)用

即Tri-StateLogic門，簡稱TSL門。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。三態(tài)輸出與非門電路01100.3V1V導(dǎo)通截止截止

另一方面，VT1導(dǎo)通，uB1=0.3V+0.7V=1V,VT2、VT5截止。這時(shí)，從輸出端Y

向左看，對地和對電源VCC都相當(dāng)于開路，輸出端呈現(xiàn)高阻態(tài)，相當(dāng)于輸出端開路。Y=AB1V導(dǎo)通截止截止ZEN＝1時(shí)，P＝0,uP＝0.3V，這時(shí)VD

導(dǎo)通，uC2=0.3V+0.7V=1V，使VT3導(dǎo)通、VT4截止。二、三態(tài)輸出門1.

三態(tài)輸出門的工作原理工作原理EN=0時(shí)，P=1，VD

截止電路等效為一個(gè)輸入為A、B和P＝1的TTL與非門。

Y=AB

綜上所述，可見：1.

三態(tài)輸出門的工作原理只有當(dāng)使能信號EN=0時(shí)才允許三態(tài)門工作，故稱EN低電平有效。EN

稱使能信號或稱控制信號，A、B稱數(shù)據(jù)信號。當(dāng)EN=0時(shí)，Y=AB，三態(tài)門處于工作態(tài)；當(dāng)EN=1時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENENZ即高阻2.

三態(tài)輸出門的應(yīng)用任何時(shí)刻EN1、EN2、

EN3中只能有一個(gè)為有效的高電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用?？偩€(1)構(gòu)成單向總線DIDO/DIDO00高阻態(tài)工作DIEN=0時(shí)，總線上的數(shù)據(jù)DI經(jīng)反相后在G2輸出端輸出。(2)構(gòu)成雙向總線DIDO/DIDO11工作DO高阻態(tài)EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO11工作DO高阻態(tài)EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DO/DID0DI三、異或門1.

電路、邏輯符號和工作原理三、異或門2.

異或門的應(yīng)用

正碼/反碼電路B=0時(shí)，Y0Y1Y2Y3=A0A1A2A3輸出正碼（原碼）；B=1時(shí)，輸出反碼。Y0Y1Y2Y3=A0A1A2A3電路應(yīng)用提示：1.電源電壓用

+5V，74系列應(yīng)滿足5V

5%。2.輸出端的連接

普通TTL門輸出端不允許直接并聯(lián)使用。

三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。3.

多余輸入端的處理與門和與非門的多余輸入端接邏輯

1或者與有用輸入端并接。接

VCC通過

1~10k

電阻接

VCC與有用輸入端并接

TTL電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾?；蜷T和或非門的多余輸入端接邏輯

0或者與有用輸入端并接[例]

欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。

(ROFF

700

，RON

2.1k

)解：OC門輸出端需外接上拉電阻RC5.1kΩY=1Y=0RI>RON，相應(yīng)輸入端為高電平。510ΩRI<ROFF，相應(yīng)輸入端為低電平。3.3.3

TTL數(shù)字集成電路的系列1.TTL數(shù)字集成電路54

系列和74系列

TTL數(shù)字集成電路54系列和74系列具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但54系列更適合在溫度條件惡劣、電源電壓變化大的環(huán)境中工作，為軍用品。74系列為商用品。TTL數(shù)字集成電路54系列和74系列的對比工作溫度/℃電源電源/V54系列參數(shù)74系列255一般-554.5最小1255.5最大255一般04.75最小705.25最大向高速發(fā)展向低功耗發(fā)展2.TTL數(shù)字集成電路的系列向減小功耗-延遲積發(fā)展其中，LSTTL系列綜合性能優(yōu)越、品種多、價(jià)格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價(jià)格較高，因此實(shí)用中多選用LSTTL。

74系列(即標(biāo)準(zhǔn)TTL)74L系列(即低功耗TTL簡稱LTTL)

74H系列(即高速TTL簡稱HTTL)74S系列(即肖特基TTL簡稱STTL)

74AS系列(即先進(jìn)肖特基TTL簡稱ASTTL)

74LS系列(即低功耗肖特基TTL簡稱LSTTL)74ALS系列(即先進(jìn)低功耗肖特基TTL簡稱ALSTTL)

3.4

CMOS集成邏輯門電路3.4.1CMOS反相器3.4.2其他功能的CMOS門電路3.4.3

CMOS數(shù)字集成電路特點(diǎn)與系列第3章集成邏輯門電路AuIYuOVDDSGDDGSBVTPVTNBAuIYuOVDDSGDDGSBVTPVTNB3.4.1CMOS反相器

一.電路基本結(jié)構(gòu)要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜

UGS(th)N增強(qiáng)型NMOS管開啟電壓AuIYuOVDDSGDDGSBVTPVTNBuGSN+-增強(qiáng)型PMOS管開啟電壓uGSP+-UGS(th)P設(shè)輸入

UIL=0V，UIH=VDDUGS(th)P—VTP的開啟電壓，為負(fù)值UGS(th)N—VTN的開啟電壓，為正值VTP為增強(qiáng)型PMOS管VTN為增強(qiáng)型NMOS管AuIYuOVDDSGDDGSVTP襯底BVTN襯底B二.工作原理無論輸入為高電平還是低電平，VTN、VTP中總有一管截止，使靜態(tài)漏極電流iD

0。因此CMOS反相器靜態(tài)功耗極微小?！蜉斎霝榈碗娖?，UIL=0V時(shí)，uGSN=0V<UGS(th)N，UIL=0V截止uGSN+-VTN截止，VTP導(dǎo)通，導(dǎo)通uGSP+-uO

VDD為高電平。AuIYuOVDDSGDDGSVＴP襯底BVＴN襯底B截止uGSP+-導(dǎo)通uGSN+-◎輸入為高電平UIH=VDD時(shí)，uGSN=VDD>UGS(th)N,VTN導(dǎo)通，VTP截止，◎輸入為低電平UIL=0V時(shí)，uGSN=0V<UGS(th)N，VTN截止，VTP導(dǎo)通，uO

VDD,見圖(b)UIH=

VDDuO

0V，見圖(c)圖（a）特點(diǎn)：1.無論uI是高電平還是低電平，VTP和VTN管總是處于一個(gè)導(dǎo)通一個(gè)截止的工作狀態(tài)，稱為互補(bǔ)，這種電路結(jié)構(gòu)為CMOS電路；2.無論輸入為低電平還是高電平，VTP和VTN總有一管截止，其截止電阻很高，故流過VTP和VTN的靜態(tài)電流極小，故其靜態(tài)功耗很小。3.4.2其他功能的

CMOS門電路

一、CMOS與非門和或非門1.CMOS與非門

ABVDDVTP2VTP1VTN1VTN2Y

每個(gè)輸入端對應(yīng)一對NMOS管和PMOS管。NMOS管為驅(qū)動(dòng)管，PMOS管為負(fù)載管。輸入端與它們的柵極相連。與非門結(jié)構(gòu)特點(diǎn)：驅(qū)動(dòng)管相串聯(lián)，負(fù)載管相并聯(lián)。ABVDDVPBVPAVNAVNBY

1﹑CMOS與非門11導(dǎo)通導(dǎo)通截止截止0

驅(qū)動(dòng)管均導(dǎo)通，

負(fù)載管均截止，

輸出為低電平0。

◆

當(dāng)輸入均為高電平時(shí)：

低電平輸入端相對應(yīng)的驅(qū)動(dòng)管截止，負(fù)載管導(dǎo)通，輸出為高電平1。

◆

當(dāng)輸入中有低電平時(shí)：ABVDDVTP2VTP1VTN1VTN2Y0截止導(dǎo)通1因此Y=AB2.CMOS或非門

ABVDDVTP1VTP2VTN2VTN1Y或非門結(jié)構(gòu)特點(diǎn)：驅(qū)動(dòng)管相并聯(lián)，負(fù)載管相串聯(lián)。輸入A﹑B中有高電平時(shí)，接高電平的驅(qū)動(dòng)管導(dǎo)通，負(fù)載管截止，輸出低電平；輸入A﹑B都為低電平時(shí)，接低電平的驅(qū)動(dòng)管都截止，負(fù)載管導(dǎo)通，輸出高電平。因此Y＝A＋BYABuOuIVDD1漏極開路的CMOS與非門電路知識拓展：CMOS漏極開路與非門簡稱OD門與

OC門相似，常用作驅(qū)動(dòng)器、電平轉(zhuǎn)換器和實(shí)現(xiàn)線與等。Y

=

AB構(gòu)成與門構(gòu)成輸出端開路的非門需外接上拉電阻RD

在反相器基礎(chǔ)上，上串接了PMOS管VTP2和下接了NMOS管VTN2，它們的柵極分別受EN和EN控制。二﹑CMOS三態(tài)輸出門AENVDDYVTP2VTP1VTN1VTN2低電平使能的CMOS三態(tài)輸出門工作原理001導(dǎo)通導(dǎo)通Y=A110截止截止ZEN=1時(shí)，VTP2、VTN2均截止，輸出端Y呈現(xiàn)高阻態(tài)。

因此構(gòu)成使能端低電平有效的三態(tài)輸出門。EN=0時(shí)，VTP2和VTN2導(dǎo)通，呈現(xiàn)低電阻，為CMOS反相器。

Y=AENENC、C為互補(bǔ)控制信號

由一對參數(shù)對稱一致的增強(qiáng)型NMOS管和PMOS管并聯(lián)構(gòu)成。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVTPCNMOSVTN知識拓展：CMOS傳輸門

工作原理MOS管的漏極和源極結(jié)構(gòu)對稱，可互換使用，因此CMOS傳輸門的輸出端和輸入端也可互換。uOuIuIuO

當(dāng)C=0V，uI=0~VDD時(shí)，VTN、VTP

均截止，輸出與輸入之間呈現(xiàn)高電阻，相當(dāng)于開關(guān)斷開。uI不能傳輸?shù)捷敵龆耍Q傳輸門關(guān)閉。CC

當(dāng)C=VDD，uI=0~VDD時(shí)，VTN、VTP中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當(dāng)于開關(guān)閉合。

uI傳送到輸出端，uO=uI，稱傳輸門開通。C=1，C=0時(shí)，傳輸門開通，uO=uI；

C=0，C=1時(shí)，傳輸門關(guān)閉，信號不能傳輸。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVTPCNMOSVTN

傳輸門是一個(gè)理想的雙向開關(guān)，既可傳輸模擬信號，也可傳輸數(shù)字信號。TGuI/uOuO/uICC傳輸門邏輯符號TG即

TransmissionGate的縮寫(三)CMOS傳輸門

電路應(yīng)用提示1.注意不同系列

CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強(qiáng)。

2.

CMOS電路的電源電壓極性不可接反，否則，可能會(huì)造成電路永久性失效。3.

在進(jìn)行CMOS電路實(shí)驗(yàn)，或?qū)MOS數(shù)字系統(tǒng)進(jìn)行調(diào)試、測量時(shí)，應(yīng)先接入直流電源，后接入信號源；使用結(jié)束時(shí)，應(yīng)先關(guān)信號源，后關(guān)直流電源。

一.

電源電壓1.閑置輸入端不允許懸空。

2.對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對于或門和或非門的閑置輸入端應(yīng)接地或低電平。閑置輸入端不宜與有用輸入端并聯(lián)使用，因?yàn)檫@樣增大輸入電容，從而使電路的工作速度下降。但在工速度很低的情況下，允許輸入端并聯(lián)使用。

二.

閑置輸入端的處理三.

輸出端的連接1.輸出端不允許直接與電源VDD或地（VSS）相連。為提高電路的驅(qū)動(dòng)能力，可將同一集成芯片上相同門電路的輸入端、輸出端并聯(lián)使用。當(dāng)CMOS電路輸出端接大

容量的負(fù)載電容時(shí)，為保證流過管子的電流不超過允許值，需在輸出端和電容之間串接一個(gè)限流電阻。四.其它注意事項(xiàng)焊接時(shí)，電烙鐵必須接地良好，必要時(shí)，將電烙鐵的電源插頭拔下，利用余熱焊接。集成電路在存放和運(yùn)輸時(shí)，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。組裝、調(diào)試時(shí)，應(yīng)使所有的儀表、工作臺(tái)面等有良好的接地。3.4.3CMOS

數(shù)字集成電路的特點(diǎn)與系列

一.CMOS門電路比之TTL的主要特點(diǎn)

注意：CMOS電路的扇出系數(shù)大是由于其負(fù)載門的輸入阻抗很高，所需驅(qū)動(dòng)功率極小，并非CMOS電路的驅(qū)動(dòng)能力比TTL強(qiáng)。實(shí)際上CMOS4000系列驅(qū)動(dòng)能力遠(yuǎn)小于TTL，HCMOS驅(qū)動(dòng)能力與TTL相近。

功耗極低抗干擾能力強(qiáng)電源電壓范圍寬輸出信號擺幅大(UOH

VDD，UOL

0V)

輸入阻抗高扇出系數(shù)大二.CMOS數(shù)字集成電路的系列CMOS4000

系列

功耗極低、抗干擾能力強(qiáng)；電源電壓范圍寬VDD=3~15V；工作頻率低，fmax=5MHz；驅(qū)動(dòng)能力差。高速CMOS系列

(又稱HCMOS系列)

功耗極低、抗干擾能力強(qiáng)；電源電壓范圍VDD=2~6V；工作頻率高，fmax=50MHz；驅(qū)動(dòng)能力強(qiáng)。

提高速度措施：減小MOS管的極間電容。

由于CMOS電路的

噪聲容限UNL

UNH

VDD/

2，因此抗干擾能力很強(qiáng)。電源電壓越高，抗干擾能力越強(qiáng)。民品軍品VDD=2~6V

T表示與

TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列TT按電源電壓不同分為按工作溫度不同分為CC74系列CC54系列H

CMOS

系列HCMOS序列的速度達(dá)到了54LS/74LS水平，又具有低功耗、抗干擾能力強(qiáng)的優(yōu)點(diǎn)，因此，很有發(fā)展前景。第3章集成邏輯門電路3.5

數(shù)字電路的調(diào)試3.5.1調(diào)試前的直觀檢測與準(zhǔn)備3.5.2調(diào)試步驟3.5.3調(diào)試注意事項(xiàng)3.5.1調(diào)試前的直觀檢查和準(zhǔn)備在電路完成安裝接線后，對設(shè)計(jì)電路所用元器件主要應(yīng)進(jìn)行以下檢查：集成電路的安裝位置與安裝接線圖上的位置是否一致、型號是否正確、集成電路插的方向是否正確；二極管、晶體管、電解電容等分立元器件的極性是否接反；電路中所使用電阻的阻值是否符合設(shè)計(jì)要求。只有當(dāng)元器件的位置、參數(shù)正確無誤后，方可進(jìn)行下一步工作。對于數(shù)字集成電路還應(yīng)檢查不允許懸空的輸入端。TTL和CMOS數(shù)字集成電路不使用的輸入端和控制端都應(yīng)根據(jù)要求接入電路。一、電路元器件的檢查完成元器件的檢查后，便可檢查電源線、地線、信號線以及元器件引腳之間有無短路，連接處有無接觸不良。特別是電源線和地線之間不能有短路，否則將會(huì)燒壞電源。檢查電源是否短路，可借助于萬用表電阻擋測量電源線與地線之間的電阻值。如電阻為零或很小，說明電源連線存在短路情況，則應(yīng)從最后一部分電路斷開電源線，逐級向前檢查。先找出短路點(diǎn)在哪一部分電路，再找出電源短路處，然后加以排除。二、連線的檢查

調(diào)試前，還需認(rèn)真檢查電路的接線是否正確，以避免接錯(cuò)線、少接線和多接線。多接線一般是因?yàn)榻泳€時(shí)看錯(cuò)引腳，或在改接線時(shí)忘記去掉原來的接線而造成的。這種情況在實(shí)驗(yàn)中經(jīng)常發(fā)生，而查線又很難被發(fā)現(xiàn)，調(diào)試中則往往會(huì)給人造成錯(cuò)覺，以為問題是元器件故障造成的。如把輸出電平一高一低的兩個(gè)TTL門的輸出端無意中連在一起而引起輸出電平下降時(shí)，則很容易錯(cuò)誤地認(rèn)為是元器件損壞了。二、連線的檢查為了避免作出錯(cuò)誤診斷，通常采用兩種方法查線：一種是按照設(shè)計(jì)電路的接線圖逐一對照檢查安裝的線路，這種方法比較容易查出接錯(cuò)的線和少接的線；另一種是按照實(shí)際安裝的線路對照電路原理圖進(jìn)行查線，把每個(gè)元件引腳連線的去向一次查清，這種方法不但可查出接錯(cuò)的線和少接地線，而且還可很容易地查出多接的線。不論用哪一種方法查線，一定要在電路圖上把已查過的接線做上標(biāo)記，以免一些接線漏查。查線時(shí)，最好用萬用表的“Ω×1”擋或數(shù)字萬用表蜂鳴器擋來測量。二、連線的檢查為了使調(diào)試能順利進(jìn)行，在調(diào)試前應(yīng)準(zhǔn)備好完整的電路原理邏輯圖和元、器件安裝接線圖，并標(biāo)上各點(diǎn)參考電壓值和相應(yīng)的電壓波形圖。此外，還應(yīng)制訂較完整的調(diào)試方案，這包括應(yīng)測量的主要參數(shù)、所選用的測量儀表、擬定的調(diào)試步驟、預(yù)期的測量結(jié)果、調(diào)試中可能出現(xiàn)的問題及其解決辦法等內(nèi)容。三、調(diào)試前的準(zhǔn)備如調(diào)試電路中包括模擬電路、數(shù)字電路和其他傳感器電路時(shí)，一般不允許直接聯(lián)調(diào)，而應(yīng)將各部分按各自的指標(biāo)分別進(jìn)行調(diào)試，指標(biāo)達(dá)到要求后再進(jìn)行整機(jī)聯(lián)調(diào)。3.5.2調(diào)試步驟

接通電源后，不要急于測量數(shù)據(jù)和觀察結(jié)果。首先應(yīng)觀察有無異?，F(xiàn)象，這包括有無冒煙和異常氣味以及元器件是否發(fā)燙、電源輸出有無短路等。如出現(xiàn)異?，F(xiàn)象，則應(yīng)立即切斷電源，待故障排除后方可重新接通電源。一、通電觀察將電子電路按作用、功能分成若干個(gè)模塊，并對這些模塊按設(shè)計(jì)指標(biāo)及功能進(jìn)行調(diào)試。只有每個(gè)模塊都達(dá)到設(shè)計(jì)要求后，才能進(jìn)行整機(jī)聯(lián)調(diào)。分塊調(diào)試的一般步驟如下：二、分塊調(diào)試1.靜態(tài)測試

用萬用表測量各集成芯片電源引腳與地線引腳間的電壓。如電壓沒有加上，則說明集成芯片電源引腳或地線引腳與連線存在接觸不良或接線有錯(cuò)，應(yīng)及時(shí)排除。電子電路按作用、功能分成若干個(gè)模塊，并對這些模塊按設(shè)計(jì)指標(biāo)及功能進(jìn)行調(diào)試。只有每個(gè)模塊都達(dá)到設(shè)計(jì)要求后，才能進(jìn)行整機(jī)聯(lián)調(diào)。分塊調(diào)試的一般步驟如下：二、分塊調(diào)試1.靜態(tài)測試

不加輸入信號，測試調(diào)整模擬電路的靜態(tài)工作點(diǎn)。對于數(shù)字電路，則加入固定電平，再根據(jù)器件的邏輯功能測試電路各點(diǎn)電位，以判斷電路的工作是否正常。這樣，可發(fā)現(xiàn)電路存在的問題和找出損壞的元器件。靜態(tài)測量時(shí)，應(yīng)選用高內(nèi)阻(2×104Ω/V)萬用表或數(shù)字萬用表進(jìn)行測量。對于A/D轉(zhuǎn)換器和運(yùn)算放大器，則需要內(nèi)阻更高的儀器(如數(shù)字電壓表)進(jìn)行測量。在數(shù)字電路中，邏輯值0和1不是一個(gè)固定不變的值，而是一個(gè)數(shù)值范圍。二、分塊調(diào)試≥2.7≥2.4UOH/V55電源電壓/VSTTLHTTL參數(shù)名稱數(shù)字集成電路的邏輯電平標(biāo)準(zhǔn)≥4.5≥2.755CMOS4000LSTTL≥4.55HCMOS≥2≥2UIH/V≤0.5≤0.4UOL/V≥3.5≥2.4≤0.5≤0.5≥3.5≤0.5≤0.8≤0.8UIL/V≤1.5≤0.8≤0.9

電路類型二、分塊調(diào)試2.動(dòng)態(tài)測試電路的輸入端輸入一定頻率和幅度的脈沖信號。用示波器觀察電路的輸入波形、輸出波形和邏輯狀態(tài)，檢查功能模塊的各個(gè)被測參數(shù)是否滿足設(shè)計(jì)要求。在測試信號產(chǎn)生電路時(shí)，一般只觀察動(dòng)態(tài)波形是否符合要求。最后，還需將功能模塊的靜態(tài)和動(dòng)態(tài)測試的結(jié)果與設(shè)計(jì)指標(biāo)進(jìn)行比較、分析，對電路參數(shù)提出合理的修改意見。

電路的輸入端輸入一定頻率和幅度的脈沖信號。用示波器觀察電路的輸入波形、輸出波形和邏輯狀態(tài)，檢查功能模塊的各個(gè)被測參數(shù)是否滿足設(shè)計(jì)要求。在測試信號產(chǎn)生電路時(shí)，一般只觀察動(dòng)態(tài)波形是否符合要求。最后，還需將功能模塊的靜態(tài)和動(dòng)態(tài)測試的結(jié)果與設(shè)計(jì)指標(biāo)進(jìn)行比較、分析，對電路參數(shù)提出合理的修改意見。

在完成了各個(gè)模塊的調(diào)試后，可進(jìn)行整機(jī)聯(lián)調(diào)。聯(lián)調(diào)一般按信號流向進(jìn)行，并逐級擴(kuò)大聯(lián)調(diào)范圍。整機(jī)聯(lián)調(diào)需要利用系統(tǒng)的時(shí)序信號和必要的儀表逐級進(jìn)行調(diào)試，檢查電路各個(gè)關(guān)鍵點(diǎn)的邏輯功能、參數(shù)和電壓波形，分析并排除故障。

整機(jī)聯(lián)調(diào)一般只觀察結(jié)果，將測得的參數(shù)與設(shè)計(jì)指標(biāo)逐一對比，找出問題，然后進(jìn)行電路參數(shù)的修改，直到完全符合要求為止。三、整機(jī)聯(lián)調(diào)3.5.3調(diào)試注意事項(xiàng)

調(diào)試前，先要熟悉儀器的使用方法，并仔細(xì)加以檢查，以避免由于儀器使用不當(dāng)或出現(xiàn)故障而作出錯(cuò)誤判斷。測量儀器的地線和被測電路的地線應(yīng)連在一起，只有在儀器和被測量電路之間建立一個(gè)公共參考點(diǎn)，測量的結(jié)果才是正確的。一、熟悉儀器的使用二、將儀器和被測電路的地線連在一起調(diào)試過程中，發(fā)現(xiàn)元器件或接線有問題而需更換或修改時(shí)，應(yīng)先關(guān)斷電源，待更換完畢并檢查無誤后，才可重新通電。三、關(guān)斷電源更換元器件

調(diào)試過程中，不但要認(rèn)真觀察和測量，還要善于記錄，包括記錄觀察的現(xiàn)象、測量的數(shù)據(jù)、電壓波形及相位關(guān)系。必要時(shí)在記錄中要附加說明，尤其是那些和設(shè)計(jì)不符的現(xiàn)象更要重點(diǎn)記錄。只有根據(jù)記錄的數(shù)據(jù)，才能把實(shí)際觀察到的現(xiàn)象和理論預(yù)計(jì)的結(jié)果加以定量比較，從中發(fā)現(xiàn)電路設(shè)計(jì)和安裝上的問題，加以改進(jìn)，以進(jìn)一步完善設(shè)計(jì)方案。

安裝和調(diào)試自始至終要有嚴(yán)謹(jǐn)?shù)目茖W(xué)作風(fēng)，不能采取僥幸心理。出現(xiàn)故障時(shí)，要認(rèn)真查找產(chǎn)生故障的原因，仔細(xì)作出判斷，切不可一遇故障解決不了就拆掉線路重新安裝。因?yàn)橹匦掳惭b的線路仍然會(huì)存在各種問題，況且原理上的問題不是重新安裝就能解決的。四、做好調(diào)試過程的記錄五、用科學(xué)態(tài)度進(jìn)行電路調(diào)試門電路是組成數(shù)字電路的基本單元之一，最基本的邏輯門電路有與門、或門和非門。實(shí)用中通常采用集成邏輯門電路，常用的有與非門、或非門、與或非門、異或門、輸出開路門、三態(tài)輸出門和CMOS傳輸門等。門電路的學(xué)習(xí)重點(diǎn)是常用集成門的邏輯功能、外特性和應(yīng)用方法。

本章小結(jié)在數(shù)字電路中，三極管作為開關(guān)使用。

硅NPN管的截止條件為UBE＜

0.5V

，可靠截止條件為UBE≤0V，這時(shí)iB

0，iC

0，集電極和發(fā)射極之間相當(dāng)于開關(guān)斷開；飽和條件為iB≥IB(sat)

，這時(shí)，硅管的UBE(sat)

0.7V，UCE(sat)

0.3V，集電極和發(fā)射極之間相當(dāng)于開關(guān)閉合。

三極管的開關(guān)時(shí)間限制了開關(guān)速度。開關(guān)時(shí)間主要由電荷存儲(chǔ)效應(yīng)引起，要提高開關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)電荷的消散，可用抗飽和三極管。TTL數(shù)字集成電路主要有74標(biāo)準(zhǔn)系列、74L低功耗系列、74H高速系列、74S肖特基系列、74LS低功耗肖特基系列、74AS先進(jìn)肖特基系列、74F系列和74ALS先進(jìn)低功耗肖特基系列。其中，74L系列功耗最小，74AS系列工作頻率最高。

通常用功耗-

延遲積來綜合評價(jià)門電路性能。74LS功耗-延遲積很小、性能優(yōu)越、品種多、價(jià)格便宜，實(shí)用中多選之。ALSTTL系列性能優(yōu)于LSTTL，但品種少、價(jià)格較高。CMOS數(shù)字集成電路主要有CMOS4000系列和HCMOS系列。CMOS4000系列工作速度低，負(fù)載能力差，但功耗極低、抗干擾能力強(qiáng)，電源電壓范圍寬，因此，在工作頻率不高的情況下應(yīng)用很多。74HC和74HCT兩個(gè)系列的工作頻率和負(fù)載能力都已達(dá)到TTL集成電路74LS的水平，但功耗、抗干擾能力和對電源電壓變化的適應(yīng)性等比74LS更優(yōu)越。因此，CMOS電路在數(shù)字集成電路中，特別是大規(guī)模集成電路應(yīng)用更廣泛，已成為數(shù)字集成電路的發(fā)展方向。CMOS數(shù)字集成電路主要有CMOS4000系列和HCMOS系列。CMOS4000系列工作速度低，負(fù)載能力差，但功耗極低、抗干擾能力強(qiáng)，電源電壓范圍寬，因此，在工作頻率不高的情況下應(yīng)用很多。74HC和74HCT兩個(gè)系列的工作頻率和負(fù)載能力都已達(dá)到TTL集成電路74LS的水平，但功耗、抗干擾能力和對電源電壓變化的適應(yīng)性等比74LS更優(yōu)越。因此，CMOS電路在數(shù)字集成電路中，特別是大規(guī)模集成電路應(yīng)用更廣泛，已成為數(shù)字集成電路的發(fā)展方向。應(yīng)用集成門電路時(shí)，應(yīng)注意：TTL電路只能用＋5V(74系列允許誤差±5%)；CMOS4000系列可用3~15V；HCMOS系列可用2~6V；HCTMOS系列用4.5~5.5V，與TTL電路兼容。一般情況下，CMOS門多用5V，以便與TTL電路兼容。

(1)電源電壓的正確使用

(2)輸出端的連接

OC(或OD)門的輸出端可并聯(lián)實(shí)現(xiàn)線與，還可用來驅(qū)動(dòng)需要一定功率的負(fù)載。三態(tài)輸出門的輸出端也可并聯(lián)，用來實(shí)現(xiàn)總線結(jié)構(gòu)，但三態(tài)輸出門必須分時(shí)使能。使用三態(tài)門時(shí)，需注意使能端的有效電平。

普通門(具有推拉式輸出結(jié)構(gòu))的輸出端不允許直接并聯(lián)使用。UIL≤UOFF，門關(guān)閉。UIH≥UON，門開通。噪聲容限越大，則電路抗干擾能力越強(qiáng)。UIL

UOL

0VUIH

UOH

VDD