2025年2月24日DSP技術(shù)及應(yīng)用1第1章DSP緒論1.0數(shù)字信號(hào)處理概述1.1DSP芯片概述1.2DSP的典型應(yīng)用1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1.4DSP系統(tǒng)開(kāi)發(fā)1.5運(yùn)算基礎(chǔ)2025年2月24日DSP技術(shù)及應(yīng)用2第1章DSP緒論1.0數(shù)字信號(hào)處理概述

數(shù)字信號(hào)處理是利用計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字的形式對(duì)信號(hào)進(jìn)行分析、采集、合成、變換、濾波、估算、壓縮、識(shí)別等加工處理，以便提取有用的信息并進(jìn)行有效的傳輸與應(yīng)用。

數(shù)字信號(hào)處理是以眾多學(xué)科為理論基礎(chǔ),它所涉及的范圍極其廣泛。如數(shù)學(xué)領(lǐng)域中的微積分、概率統(tǒng)計(jì)、隨機(jī)過(guò)程、數(shù)字分析等都是數(shù)字信號(hào)處理的基礎(chǔ)工具。它與網(wǎng)絡(luò)理論、信號(hào)與系統(tǒng)、控制理論、通信理論、故障診斷等密切相關(guān)。2025年2月24日DSP技術(shù)及應(yīng)用3第1章DSP緒論DSP可以代表數(shù)字信號(hào)處理技術(shù)（DigitalSignalProcessing），也可以代表數(shù)字信號(hào)處理器（Digital

Signal

Processor）。前者是理論和計(jì)算方法上的技術(shù)，后者是指實(shí)現(xiàn)這些技術(shù)的通用或?qū)Ｓ每删幊涛⑻幚砥餍酒?/p>

數(shù)字信號(hào)處理包括兩個(gè)方面的內(nèi)容:1．算法的研究2．?dāng)?shù)字信號(hào)處理的實(shí)現(xiàn)2025年2月24日DSP技術(shù)及應(yīng)用4第1章DSP緒論1．算法的研究

算法的研究是指如何以最小的運(yùn)算量和存儲(chǔ)器的使用量來(lái)完成指定的任務(wù)，如20世紀(jì)60年代出現(xiàn)的快速傅里葉變換（FFT），使數(shù)字信號(hào)處理技術(shù)發(fā)生了革命性的變化。

近幾年來(lái)，數(shù)字信號(hào)處理的理論和方法得到了迅速發(fā)展，諸如：語(yǔ)音與圖像的壓縮編碼、識(shí)別與鑒別，信號(hào)的調(diào)制與解調(diào)、加密和解密，信道的辨識(shí)與均衡，智能天線(xiàn)，頻譜分析等各種快速算法都成為研究的熱點(diǎn)、并取得了長(zhǎng)足的進(jìn)步，為各種實(shí)時(shí)處理的應(yīng)用提供了算法基礎(chǔ)。

2025年2月24日DSP技術(shù)及應(yīng)用5第1章DSP緒論

①在通用計(jì)算機(jī)（PC機(jī)）上用軟件（如Fortran、C語(yǔ)言）實(shí)現(xiàn)，但速度慢，不適合實(shí)時(shí)數(shù)字信號(hào)處理，只用于算法的模擬；

②在通用計(jì)算機(jī)系統(tǒng)中加入專(zhuān)用的加速處理機(jī)實(shí)現(xiàn)，用以增強(qiáng)運(yùn)算能力和提高運(yùn)算速度。不適合于嵌入式應(yīng)用，專(zhuān)用性強(qiáng)，應(yīng)用受到限制；

③用單片機(jī)實(shí)現(xiàn)，用于不太復(fù)雜的數(shù)字信號(hào)處理。不適合于以乘法-累加運(yùn)算為主的密集型DSP算法；

④用通用的可編程DSP芯片實(shí)現(xiàn)，具有可編程性和強(qiáng)大的處理能力，可完成復(fù)雜的數(shù)字信號(hào)處理的算法，在實(shí)時(shí)DSP領(lǐng)域中處于主導(dǎo)地位；

⑤用專(zhuān)用的DSP芯片實(shí)現(xiàn)，可用在要求信號(hào)處理速度極快的特殊場(chǎng)合，如專(zhuān)用于FFT、數(shù)字濾波、卷積、相關(guān)算法的DSP芯片，相應(yīng)的信號(hào)處理算法由內(nèi)部硬件電路實(shí)現(xiàn)。用戶(hù)無(wú)需編程，但專(zhuān)用性強(qiáng)，應(yīng)用受到限制；

2．?dāng)?shù)字信號(hào)處理的實(shí)現(xiàn)數(shù)字信號(hào)處理的實(shí)現(xiàn)是用硬件、軟件或軟硬結(jié)合的方法來(lái)實(shí)現(xiàn)各種算法。它和單片機(jī)的主要區(qū)別在于數(shù)值處理和高速運(yùn)算方面。2025年2月24日DSP技術(shù)及應(yīng)用6第1章DSP緒論1.1DSP芯片概述數(shù)字信號(hào)處理器（DSP）是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，主要用于實(shí)時(shí)快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理的算法。在20世紀(jì)80年代以前，由于受實(shí)現(xiàn)方法的限制,數(shù)字信號(hào)處理的理論還不能得到廣泛的應(yīng)用。直到20年及80年代初，世界上第一塊單片可編程DSP芯片的誕生，才使理論研究成果廣泛應(yīng)用到實(shí)際的系統(tǒng)中，并且推動(dòng)了新的理論和應(yīng)用領(lǐng)域的發(fā)展。2025年2月24日DSP技術(shù)及應(yīng)用7第1章DSP緒論1.1.1DSP芯片的發(fā)展概況

DSP芯片誕生于20世紀(jì)70年代末，至今已經(jīng)得到了突飛猛進(jìn)的發(fā)展，并經(jīng)歷了以下三個(gè)階段。第一階段，DSP的雛形階段（1980年前后）。

1978年AMI公司生產(chǎn)出第一片DSP芯片S2811。1979年美國(guó)Intel公司發(fā)布了商用可編程DSP器件Intel2920,由于內(nèi)部沒(méi)有單周期的硬件乘法器，使芯片的運(yùn)算速度、數(shù)據(jù)處理能力和運(yùn)算精度受到了很大的限制。運(yùn)算速度大約為單指令周期200~250ns，應(yīng)用領(lǐng)域僅局限于軍事或航空航天部門(mén)。這個(gè)時(shí)期的代表性器件主要有：Intel2920（Intel）、

PD7720（NEC）、TMS32010（TI）、DSP16（AT&T）、S2811（AMI）、ADSp—21（AD）等。2025年2月24日DSP技術(shù)及應(yīng)用8第1章DSP緒論1.1.1DSP芯片的發(fā)展概況第二階段，DSP的成熟階段（1990年前后）。這個(gè)時(shí)期的DSP器件在硬件結(jié)構(gòu)上更適合數(shù)字信號(hào)處理的要求，能進(jìn)行硬件乘法、硬件FFT變換和單指令濾波處理，其單指令周期為80~100ns。

20世紀(jì)80年代后期，以TI公司的TMS320C30為代表的第三代DSP芯片問(wèn)世，伴隨著運(yùn)算速度的進(jìn)一步提高，其應(yīng)用范圍逐步擴(kuò)大到通信、計(jì)算機(jī)領(lǐng)域。

這個(gè)時(shí)期的器件主要有:TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

2025年2月24日DSP技術(shù)及應(yīng)用9第1章DSP緒論1.1.1DSP芯片的發(fā)展概況

第三階段，DSP的完善階段（2000年以后）。這一時(shí)期各DSP制造商不僅使信號(hào)處理能力更加完善,而且使系統(tǒng)開(kāi)發(fā)更加方便、功耗進(jìn)一步降低、成本不斷下降。尤其是各種通用外設(shè)集成到片上,大大地提高了數(shù)字信號(hào)處理能力。這一時(shí)期的DSP運(yùn)算速度可達(dá)到單指令周期10ns左右，可在Windows環(huán)境下直接用C語(yǔ)言編程,使用方便靈活，使DSP芯片不僅在通信、計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用，而且逐漸滲透到人們?nèi)粘ＯM(fèi)領(lǐng)域。目前,DSP芯片的發(fā)展非常迅速。硬件方面主要是向多處理器的并行處理結(jié)構(gòu)、便于外部數(shù)據(jù)交換的串行總線(xiàn)傳輸、大容量片上RAM和ROM、程序加密、增加I/O驅(qū)動(dòng)能力、外圍電路內(nèi)裝化、低功耗等方面發(fā)展。軟件方面主要是綜合開(kāi)發(fā)平臺(tái)的完善，使DSP的應(yīng)用開(kāi)發(fā)更加靈活方便。2025年2月24日DSP技術(shù)及應(yīng)用10第1章DSP緒論1.1.2DSP芯片的特點(diǎn)

數(shù)字信號(hào)處理不同于普通的科學(xué)計(jì)算與分析，它強(qiáng)調(diào)運(yùn)算的實(shí)時(shí)性。除了具備普通微處理器所強(qiáng)調(diào)的高速運(yùn)算和控制能力外,針對(duì)實(shí)時(shí)數(shù)字信號(hào)處理的特點(diǎn),在處理器的結(jié)構(gòu)、指令系統(tǒng)、指令流程上作了很大的改進(jìn),其主要特點(diǎn)如下：1．采用哈佛結(jié)構(gòu)

DSP芯片普遍采用數(shù)據(jù)總線(xiàn)和程序總線(xiàn)分離的哈佛結(jié)構(gòu)或改進(jìn)的哈佛結(jié)構(gòu),比傳統(tǒng)處理器的馮·諾伊曼結(jié)構(gòu)有更快的指令執(zhí)行速度。

2025年2月24日DSP技術(shù)及應(yīng)用11第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

(1)馮·諾伊曼（VonNeuman）結(jié)構(gòu)

該結(jié)構(gòu)采用單存儲(chǔ)空間，即程序指令和數(shù)據(jù)共用一個(gè)存儲(chǔ)空間，使用單一的地址和數(shù)據(jù)總線(xiàn)，取指令和取操作數(shù)都是通過(guò)一條總線(xiàn)分時(shí)進(jìn)行。

當(dāng)進(jìn)行高速運(yùn)算時(shí)，不但不能同時(shí)進(jìn)行取指令和取操作數(shù)，而且還會(huì)造成數(shù)據(jù)傳輸通道的瓶頸現(xiàn)象，其工作速度較慢。

2025年2月24日DSP技術(shù)及應(yīng)用12第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

(1)馮·諾伊曼（VonNeuman）結(jié)構(gòu)

圖1.2.1馮·諾伊曼結(jié)構(gòu)CPUI/O口ROM串行接口RAM并行接口外部存儲(chǔ)器接口地址總線(xiàn)AB數(shù)據(jù)總線(xiàn)DB2025年2月24日DSP技術(shù)及應(yīng)用13第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（2）哈佛（Harvard）結(jié)構(gòu)

該結(jié)構(gòu)采用雙存儲(chǔ)空間，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開(kāi)，有各自獨(dú)立的程序總線(xiàn)和數(shù)據(jù)總線(xiàn)，可獨(dú)立編址和獨(dú)立訪(fǎng)問(wèn)，可對(duì)程序和數(shù)據(jù)進(jìn)行獨(dú)立傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大地提高了數(shù)據(jù)處理能力和指令的執(zhí)行速度，非常適合于實(shí)時(shí)的數(shù)字信號(hào)處理。微處理器的哈佛結(jié)構(gòu)如圖1.2.2所示。

2025年2月24日DSP技術(shù)及應(yīng)用14第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（2）哈佛（Harvard）結(jié)構(gòu)外部管理數(shù)據(jù)總線(xiàn)外部管理地址總線(xiàn)數(shù)據(jù)總線(xiàn)數(shù)據(jù)地址總線(xiàn)程序數(shù)據(jù)總線(xiàn)程序地址總線(xiàn)CPUI/O口ROM串行接口RAM并行接口外部存儲(chǔ)器接口圖1.2.2哈佛結(jié)構(gòu)外部管理數(shù)據(jù)總線(xiàn)外部管理地址總線(xiàn)數(shù)據(jù)總線(xiàn)數(shù)據(jù)地址總線(xiàn)程序數(shù)據(jù)總線(xiàn)程序地址總線(xiàn)2025年2月24日DSP技術(shù)及應(yīng)用15第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（3）改進(jìn)型的哈佛結(jié)構(gòu)

改進(jìn)型的哈佛結(jié)構(gòu)是采用雙存儲(chǔ)空間和數(shù)條總線(xiàn)，即一條程序總線(xiàn)和多條數(shù)據(jù)總線(xiàn)。其特點(diǎn)如下：

①允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù),使這些數(shù)據(jù)可以由算術(shù)運(yùn)算指令直接調(diào)用,增強(qiáng)芯片的靈活性；

②提供了存儲(chǔ)指令的高速緩沖器（cache）和相應(yīng)的指令,當(dāng)重復(fù)執(zhí)行這些指令時(shí),只需讀入一次就可連續(xù)使用，不需要再次從程序存儲(chǔ)器中讀出,從而減少了指令執(zhí)行作需要的時(shí)間。如：TMS320C6200系列的DSP,整個(gè)片內(nèi)程序存儲(chǔ)器都可以配制成高速緩沖結(jié)構(gòu)。2025年2月24日DSP技術(shù)及應(yīng)用16第1章DSP緒論1.1.2DSP芯片的特點(diǎn)

2．采用多總線(xiàn)結(jié)構(gòu)

DSP芯片都采用多總線(xiàn)結(jié)構(gòu)，可同時(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作，并由輔助寄存器自動(dòng)增減地址進(jìn)行尋址，使CPU在一個(gè)機(jī)器周期內(nèi)可多次對(duì)程序空間和數(shù)據(jù)空間進(jìn)行訪(fǎng)問(wèn)，大大地提高了DSP的運(yùn)行速度。如：TMS320C54x系列內(nèi)部有P、C、D、E等4組總線(xiàn)，每組總線(xiàn)中都有地址總線(xiàn)和數(shù)據(jù)總線(xiàn)，這樣在一個(gè)機(jī)器周期內(nèi)可以完成如下操作：

①?gòu)某绦虼鎯?chǔ)器中取一條指令；

②從數(shù)據(jù)存儲(chǔ)器中讀兩個(gè)操作數(shù)；

③向數(shù)據(jù)存儲(chǔ)器寫(xiě)一個(gè)操作數(shù)。

2025年2月24日DSP技術(shù)及應(yīng)用17第1章DSP緒論1.1.2DSP芯片的特點(diǎn)

3．采用流水線(xiàn)技術(shù)每條指令可通過(guò)片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個(gè)步驟，實(shí)現(xiàn)多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時(shí)鐘頻率的條件下減少每條指令的執(zhí)行時(shí)間。其過(guò)程如圖1.2.3所示。利用這種流水線(xiàn)結(jié)構(gòu)，加上執(zhí)行重復(fù)操作，就能保證在單指令周期內(nèi)完成數(shù)字信號(hào)處理中用得最多的乘法-累加運(yùn)算。如：2025年2月24日DSP技術(shù)及應(yīng)用18第1章DSP緒論1.1.2DSP芯片的特點(diǎn)

4.配有專(zhuān)用的硬件乘法-累加器可在一個(gè)周期內(nèi)完成一次乘法和一次累加操作，從而可實(shí)現(xiàn)數(shù)據(jù)的乘法-累加操作。如矩陣運(yùn)算、FIR和IIR濾波、FFT變換等專(zhuān)用信號(hào)的處理。

5.具有特殊的DSP指令如：TMS320C54x中的FIRS和LMS指令，專(zhuān)門(mén)用于完成系數(shù)對(duì)稱(chēng)的FIR濾波器和LMS算法。2025年2月24日DSP技術(shù)及應(yīng)用19第1章DSP緒論1.1.2DSP芯片的特點(diǎn)

6．快速的指令周期

由于采用哈佛結(jié)構(gòu)、流水線(xiàn)操作、專(zhuān)用的硬件乘法器、特殊的指令以及集成電路的優(yōu)化設(shè)計(jì)，使指令周期可在20ns以下。7．硬件配置強(qiáng)

新一代的DSP芯片具有較強(qiáng)的接口功能，除了具有串行口、定時(shí)器、主機(jī)接口（HPI）、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內(nèi)外設(shè)外，還配有中斷處理器、PLL、片內(nèi)存儲(chǔ)器、測(cè)試接口等單元電路，可以方便地構(gòu)成一個(gè)嵌入式自封閉控制的處理系統(tǒng)。

2025年2月24日DSP技術(shù)及應(yīng)用20第1章DSP緒論1.1.2DSP芯片的特點(diǎn)

8．支持多處理器結(jié)構(gòu)

為了滿(mǎn)足多處理器系統(tǒng)的設(shè)計(jì)，許多DSP芯片都采用支持多處理器的結(jié)構(gòu)。如：TMS320C40提供了6個(gè)用于處理器間高速通信的32位專(zhuān)用通信接口，使處理器之間可直接對(duì)通，應(yīng)用靈活、使用方便；9．省電管理和低功耗

DSP功耗一般為0.5~4W，若采用低功耗技術(shù)可使功耗降到0.25W，可用電池供電，適用于便攜式數(shù)字終端設(shè)備。

2025年2月24日DSP技術(shù)及應(yīng)用21第1章DSP緒論1.1.4DSP芯片產(chǎn)品簡(jiǎn)介目前，在生產(chǎn)通用DSP的廠(chǎng)家中最有影響的公司有：AD公司AT&T公司（現(xiàn)在的Lucent公司）Motorola公司TI公司（美國(guó)德州儀器公司）NEC公司。2025年2月24日DSP技術(shù)及應(yīng)用22第1章DSP緒論TI公司該公司自1982年推出第一款定點(diǎn)DSP芯片以來(lái)，相繼推出定點(diǎn)、浮點(diǎn)和多處理器三類(lèi)運(yùn)算特性不同的DSP芯片，共計(jì)已發(fā)展了七代產(chǎn)品。其中，定點(diǎn)運(yùn)算單處理器的DSP有七個(gè)系列，浮點(diǎn)運(yùn)算單處理器的DSP有三個(gè)系列，多處理器的DSP有一個(gè)系列。主要按照DSP的處理速度、運(yùn)算精度和并行處理能力分類(lèi)，每一類(lèi)產(chǎn)品的結(jié)構(gòu)相同，只是片內(nèi)存儲(chǔ)器和片內(nèi)外設(shè)配置不同。

2025年2月24日DSP技術(shù)及應(yīng)用23目前，TI公司的通用產(chǎn)品主要為四大系列：TMS320C2000系列：面向數(shù)字控制和運(yùn)動(dòng)控制，控制最佳。TMS320C5000系列：面向低功耗的手持通訊設(shè)備、無(wú)線(xiàn)終端等（個(gè)人），節(jié)能最佳。TMS320C6000系列：面向高性能、多功能、復(fù)雜應(yīng)用領(lǐng)域（寬帶），性能最佳。OMAP系列：TI專(zhuān)門(mén)用于多媒體領(lǐng)域的芯片，它是C55＋ARM9，性能卓越，非常適合于手持設(shè)備、Internet終端等多媒體應(yīng)用。實(shí)際上，TI曾經(jīng)推出各個(gè)系列產(chǎn)品，最后逐步收斂到如上幾個(gè)系列，并形成規(guī)模和市場(chǎng)。第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用24TMS320C2000系列比8位或16位微控制器（MCU）速度更快、更靈活、功能更強(qiáng)的、面向控制的微處理器。主要應(yīng)用：電源功率控制、電機(jī)控制、制冷系統(tǒng)、可調(diào)激光器、不間斷電源等。包括C24x、C2xLP、C27x、C28x等子系列（使用不同的CPU內(nèi)核）C28x子系列為T(mén)I近年新推出的32位定點(diǎn)DSP芯片。主要用于大存儲(chǔ)設(shè)備管理，高性能的控制場(chǎng)合。第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用25C28x子系列（C28x是CPU內(nèi)核的代號(hào)）包括TMS320x28xx

TMS320C28xx和TMS320F28xxTMS320x28xxxTMS320x2801x，TMS320x2804x，TMS320x2833x，TMS320x2834x，TMS320x2802x，TMS320x2803x等

第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用26TMS320x28xx（是DSP芯片的集合，使用C28xCPU內(nèi)核）TMS320C28xx TMS320C280xTMS320C281xTMS320F28xxTMS320F280xTMS320F281x

包括TMS320F2810、TMS320F2811、TMS320F2812）注：TMS320F2810TMS320F2811TMS320F2812的主要區(qū)別是片內(nèi)存儲(chǔ)器大小等不同，使用在不同的應(yīng)用場(chǎng)合。本課程主要以目前流行的TMS320F2812為基礎(chǔ)來(lái)學(xué)習(xí)DSP的原理技術(shù)和應(yīng)用。

第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用27第1章DSP緒論1.2DSP芯片的應(yīng)用隨著DSP芯片價(jià)格的下降，性能價(jià)格比的提高，DSP芯片具有巨大的應(yīng)用潛力。主要應(yīng)用：1.信號(hào)處理2.通信3.語(yǔ)音4.圖像處理5.軍事6.儀器儀表7.自動(dòng)控制8.醫(yī)療工程9.家用電器10.計(jì)算機(jī)如：數(shù)字濾波、自適應(yīng)濾波、快速傅氏變換、Hilbert變換、相關(guān)運(yùn)算、頻譜分析、卷積、模式匹配、窗函數(shù)、波形產(chǎn)生等；如：調(diào)制解調(diào)器、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回波抵消、多路復(fù)用、傳真、擴(kuò)頻通信、移動(dòng)通信、糾錯(cuò)編譯碼、可視電話(huà)、路由器等；如：語(yǔ)音編碼、語(yǔ)音合成、語(yǔ)音識(shí)別、語(yǔ)音增強(qiáng)、語(yǔ)音郵件、語(yǔ)音存儲(chǔ)、文本—語(yǔ)音轉(zhuǎn)換等；如：二維和三維圖形處理、圖像壓縮與傳輸、圖像鑒別、圖像增強(qiáng)、圖像轉(zhuǎn)換、模式識(shí)別、動(dòng)畫(huà)、電子地圖、機(jī)器人視覺(jué)等；如：保密通信雷達(dá)處理聲納處理導(dǎo)航導(dǎo)彈制導(dǎo)電子對(duì)抗全球定位GPS搜索與跟蹤情報(bào)收集與處理等如：頻譜分析、函數(shù)發(fā)生、數(shù)據(jù)采集、鎖相環(huán)、模態(tài)分析、暫態(tài)分析、石油/地質(zhì)勘探、地震預(yù)測(cè)與處理等；如：引擎控制聲控發(fā)動(dòng)機(jī)控制自動(dòng)駕駛機(jī)器人控制磁盤(pán)/光盤(pán)伺服控制神經(jīng)網(wǎng)絡(luò)控制等如：助聽(tīng)器X-射線(xiàn)掃描心電圖/腦電圖超聲設(shè)備核磁共振診斷工具病人監(jiān)護(hù)等如：高保真音響音樂(lè)合成音調(diào)控制玩具與游戲數(shù)字電話(huà)/電視高清晰度電視HDTV變頻空調(diào)機(jī)頂盒等如：震裂處理器圖形加速器工作站多媒體計(jì)算機(jī)等2025年2月24日DSP技術(shù)及應(yīng)用28第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（1）制造工藝

早期DSP采用4

m的NMOS工藝?，F(xiàn)在的DSP芯片普遍采用0.25

m或0.18

m亞微米的CMOS工藝。芯片引腳從原來(lái)的40個(gè)增加到200個(gè)以上，需要設(shè)計(jì)的外圍電路越來(lái)越少，成本、體積和功耗不斷下降。（2）存儲(chǔ)器容量早期的DSP芯片，其片內(nèi)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器只有幾百個(gè)單元。目前，片內(nèi)程序和數(shù)據(jù)存儲(chǔ)器可達(dá)到幾百K字，而片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器可達(dá)到16M

48位和4G

40位以上。2025年2月24日DSP技術(shù)及應(yīng)用29第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（3）內(nèi)部結(jié)構(gòu)目前，DSP內(nèi)部均采用多總線(xiàn)、多處理單元和多級(jí)流水線(xiàn)結(jié)構(gòu)，加上完善的接口功能，使DSP的系統(tǒng)功能、數(shù)據(jù)處理能力和與外部設(shè)備的通信功能都有了很大的提高。（4）運(yùn)算速度近20年的發(fā)展，使DSP的指令周期從400ns縮短到10ns以下，其相應(yīng)的速度從2.5MIPS提高到2000MIPS以上。如TMS320C6201執(zhí)行一次1024點(diǎn)復(fù)數(shù)FFT運(yùn)算的時(shí)間只有66

S。2025年2月24日DSP技術(shù)及應(yīng)用30第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（5）高度集成化集濾波、A/D、D/A、ROM、RAM和DSP內(nèi)核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應(yīng)用。（6）運(yùn)算精度和動(dòng)態(tài)范圍

DSP的字長(zhǎng)從8位已增加到32位，累加器的長(zhǎng)度也增加到40位，從而提高了運(yùn)算精度。同時(shí)，采用超長(zhǎng)字指令字（VLIW）結(jié)構(gòu)和高性能的浮點(diǎn)運(yùn)算，擴(kuò)大了數(shù)據(jù)處理的動(dòng)態(tài)范圍。2025年2月24日DSP技術(shù)及應(yīng)用31第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（7）開(kāi)發(fā)工具具有較完善的軟件和硬件開(kāi)發(fā)工具，如：軟件仿真器Simulator、C編譯器和集成開(kāi)發(fā)環(huán)境CCS等，給開(kāi)發(fā)應(yīng)用帶來(lái)很大方便。

CCS是TI公司針對(duì)本公司的DSP產(chǎn)品開(kāi)發(fā)的集成開(kāi)發(fā)環(huán)境。它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C++和匯編的混合編程。2025年2月24日DSP技術(shù)及應(yīng)用32第1章DSP緒論1.2.4DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)2．國(guó)內(nèi)DSP的發(fā)展現(xiàn)狀隨著中國(guó)數(shù)字消費(fèi)類(lèi)產(chǎn)品需求的大幅增長(zhǎng)，以及DSP對(duì)數(shù)字信號(hào)高速運(yùn)算與同步處理能力的提高，DSP的應(yīng)用領(lǐng)域?qū)⒅饾u從移動(dòng)電話(huà)領(lǐng)域擴(kuò)展到新型數(shù)字消費(fèi)類(lèi)領(lǐng)域。應(yīng)用：用于圖像壓縮與傳輸?shù)葓D像信號(hào)的處理，語(yǔ)音的編碼、合成、識(shí)別和高保真等語(yǔ)音信號(hào)的處理以及通信信號(hào)的調(diào)制解調(diào)、加密、多路復(fù)用、擴(kuò)頻、糾錯(cuò)編碼等處理。2025年2月24日DSP技術(shù)及應(yīng)用33第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)DSP技術(shù)將會(huì)有以下一些發(fā)展趨勢(shì)：（1）DSP的內(nèi)核結(jié)構(gòu)將進(jìn)一步改善多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)（SIMD）、特大指令字組（VLIM）將在新的高性能處理器中占主導(dǎo)地位，如AD公司的ADSP-2116x。2025年2月24日DSP技術(shù)及應(yīng)用34第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（2）DSP和微處理器的融合微處理器MPU：是一種執(zhí)行智能定向控制任務(wù)的通用處理器，它能很好地執(zhí)行智能控制任務(wù)，但是對(duì)數(shù)字信號(hào)的處理功能很差。

DSP處理器：具有高速的數(shù)字信號(hào)處理能力。 將DSP和微處理器結(jié)合起來(lái)，可簡(jiǎn)化設(shè)計(jì)，加速產(chǎn)品的開(kāi)發(fā)，減小PCB體積，降低功耗和整個(gè)系統(tǒng)的成本。2025年2月24日DSP技術(shù)及應(yīng)用35第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（3）DSP和高檔CPU的融合大多數(shù)高檔MCU，如Pentium和PowerPC都是SIMD指令組的超標(biāo)量結(jié)構(gòu)，速度很快。在DSP中融入高檔CPU的分支預(yù)示和動(dòng)態(tài)緩沖技術(shù)，具有結(jié)構(gòu)規(guī)范，利于編程，不用進(jìn)行指令排隊(duì)，使DSP性能大幅度提高。（4）DSP和SOC的融合SOC是指把一個(gè)系統(tǒng)集成在一塊芯片上。這個(gè)系統(tǒng)包括DSP和系統(tǒng)接口軟件等。2025年2月24日DSP技術(shù)及應(yīng)用36第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（5）DSP和FPGA的融合

FPGA是現(xiàn)場(chǎng)可編程門(mén)陣列器件。它和DSP集成在一塊芯片上，可實(shí)現(xiàn)寬帶信號(hào)處理，大大提高信號(hào)處理速度。（6）實(shí)時(shí)操作系統(tǒng)RTOS與DSP的結(jié)合隨著DSP處理能力的增強(qiáng)，DSP系統(tǒng)越來(lái)越復(fù)雜，使得軟件的規(guī)模越來(lái)越大，往往需要運(yùn)行多個(gè)任務(wù)，各任務(wù)間的通信、同步等問(wèn)題就變得非常突出。隨著DSP性能和功能的日益增強(qiáng)，對(duì)DSP應(yīng)用提供RTOS的支持已成為必然的結(jié)果。2025年2月24日DSP技術(shù)及應(yīng)用37第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（7）DSP的并行處理結(jié)構(gòu)為了提高DSP芯片的運(yùn)算速度，各DSP廠(chǎng)商紛紛在DSP芯片中引入并行處理機(jī)制。這樣，可以在同一時(shí)刻將不同的DSP與不同的任一存儲(chǔ)器連通，大大提高數(shù)據(jù)傳輸?shù)乃俾?。?）功耗越來(lái)越低

隨著超大規(guī)模集成電路技術(shù)和先進(jìn)的電源管理設(shè)計(jì)技術(shù)的發(fā)展，DSP芯片內(nèi)核的電源電壓將會(huì)越來(lái)越低。

2025年2月24日DSP技術(shù)及應(yīng)用38第1章DSP緒論1.4DSP系統(tǒng)開(kāi)發(fā)1.4.1DSP系統(tǒng)的構(gòu)成

一個(gè)典型的DSP系統(tǒng)應(yīng)包括抗混疊濾波器、數(shù)據(jù)采集A/D轉(zhuǎn)換器、數(shù)字信號(hào)處理器DSP、D/A轉(zhuǎn)換器和低通濾波器組成。

x(t)抗混疊濾波器A/D轉(zhuǎn)換器x(n)y(n)y(t)數(shù)字信號(hào)處理器D/A轉(zhuǎn)換器低通濾波器2025年2月24日DSP技術(shù)及應(yīng)用39第1章DSP緒論

DSP系統(tǒng)的處理過(guò)程：

①將輸入信號(hào)x(t)進(jìn)行抗混疊濾波，濾掉高于折疊頻率的分量，以防止信號(hào)頻譜的混疊；

②經(jīng)采樣和A/D轉(zhuǎn)換器，將濾波后的信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)x(n)；

③數(shù)字信號(hào)處理器對(duì)x(n)進(jìn)行處理，得數(shù)字信號(hào)y(n)；

④經(jīng)D/A轉(zhuǎn)換器，將y(n)轉(zhuǎn)換成模擬信號(hào)；

⑤經(jīng)低通濾波器，濾除高頻分量，得到平滑的模擬信號(hào)y(t)。2025年2月24日DSP技術(shù)及應(yīng)用40第1章DSP緒論1.4.2DSP系統(tǒng)的特點(diǎn)

（1）接口方便（2）編程方便（3）具有高速性（4）穩(wěn)定性好（5）精度高（6）可重復(fù)性好（7）集成方便2025年2月24日DSP技術(shù)及應(yīng)用41第1章DSP緒論1.4.3DSP系統(tǒng)的設(shè)計(jì)過(guò)程

DSP應(yīng)用系統(tǒng)的設(shè)計(jì)過(guò)程如圖所示。

根據(jù)需求寫(xiě)出任務(wù)書(shū)確定設(shè)計(jì)目標(biāo)算法研究和系統(tǒng)模擬實(shí)現(xiàn)定義系統(tǒng)性能指標(biāo)選擇DSP芯片和外圍芯片硬件設(shè)計(jì)硬件調(diào)試軟件設(shè)計(jì)軟件調(diào)試系統(tǒng)集成和測(cè)試設(shè)計(jì)步驟分幾個(gè)階段：

（1）明確設(shè)計(jì)任務(wù)，確定設(shè)計(jì)目標(biāo)（2）算法模擬，確定性能指標(biāo)（3）選擇DSP芯片和外圍芯片（4）設(shè)計(jì)實(shí)時(shí)的DSP應(yīng)用系統(tǒng)（5）硬件和軟件調(diào)試（6）系統(tǒng)集成和測(cè)試

2025年2月24日DSP技術(shù)及應(yīng)用42第1章DSP緒論1.4.4DSP芯片的選擇在進(jìn)行DSP系統(tǒng)設(shè)計(jì)時(shí)，選擇合適的DSP芯片是非常重要的一個(gè)環(huán)節(jié)。通常依據(jù)系統(tǒng)的運(yùn)算速度、運(yùn)算精度和存儲(chǔ)器的需求等來(lái)選擇DSP芯片。一般來(lái)說(shuō)，選擇DSP芯片時(shí)應(yīng)考慮如下一些因素。

1．DSP芯片的運(yùn)算速度2．DSP芯片的價(jià)格

3．DSP芯片的運(yùn)算精度

4．DSP芯片的硬件資源

5．DSP芯片的開(kāi)發(fā)工具6．DSP芯片的功耗7．其它因素

2025年2月24日DSP技術(shù)及應(yīng)用43第1章DSP緒論1.5運(yùn)算基礎(chǔ)1.5.1整數(shù)DSP芯片和所有微處理一樣，以2的補(bǔ)碼形式表示有符號(hào)數(shù)。16位定點(diǎn)DSP整型數(shù)格式為：Sxxxxxxxxxxxxxxx其中最高位S為符號(hào)位。0表正數(shù)，1表負(fù)數(shù)，其余為數(shù)據(jù)位。數(shù)的范圍是－32768～32767整數(shù)的最大取值范圍取決于DSP的字長(zhǎng)。字長(zhǎng)越長(zhǎng)，所能表示的數(shù)據(jù)范圍越大，精度越高。若一個(gè)整數(shù)字長(zhǎng)為n，則其取值范圍為-2n~2n-1。整數(shù)的最小分辨率為1。2025年2月24日DSP技術(shù)及應(yīng)用441.5.2小數(shù)16位定點(diǎn)DSP中小數(shù)表示為：S.xxxxxxxxxxxxxxx其中最高位S為符號(hào)位。其余各位采用2的補(bǔ)碼表示，小數(shù)點(diǎn)緊接著符號(hào)位。無(wú)整數(shù)位。數(shù)的范圍是（－1～1），小數(shù)的最小分辨率為2－15

第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用451.5.3數(shù)的定標(biāo)第1章DSP緒論定點(diǎn)表示并不意味著一定就是整數(shù)表示。在許多情況下，需要由編程來(lái)確定一個(gè)數(shù)的小數(shù)點(diǎn)位置，即數(shù)的定標(biāo)。定點(diǎn)數(shù)最常用的是Qm.n表示法。它可將整數(shù)和小數(shù)表示法統(tǒng)一起來(lái)。m表示數(shù)的2補(bǔ)碼的整數(shù)部分，n表示數(shù)2補(bǔ)碼的小數(shù)部分，1位符號(hào)位，數(shù)的總字長(zhǎng)為m+n+1位。表示數(shù)的整數(shù)范圍為－2m~2m-1,小數(shù)的最小分辨率為2－n。幾種常見(jiàn)的Qm.n表示法格式：2025年2月24日DSP技術(shù)及應(yīng)用46第1章DSP緒論1）Q15.0格式Q15.0格式的字長(zhǎng)為16位，其每位的具體表示為Sxxxxxxxxxxxxxxx。最高位為符號(hào)位，后面的x為15位2補(bǔ)碼的整數(shù)，高位在前，無(wú)小數(shù)位?？杀硎緮?shù)的范圍為-215～215-1。最小分辨率為1。2）Q3.12格式Q3.12格式的字長(zhǎng)為16位，其每位的具體表示為Sxxxyyyyyyyyyyyy。最高位為符號(hào)位，x為2補(bǔ)碼的整數(shù)，高位在前，y為2補(bǔ)碼的小數(shù)位?？杀硎緮?shù)的范圍為-23～23。最小分辨率為2－12。2025年2月24日DSP技術(shù)及應(yīng)用47第1章DSP緒論1.5.4定點(diǎn)數(shù)格式的選擇為了確保在整個(gè)運(yùn)算過(guò)程中數(shù)據(jù)不會(huì)溢出，在數(shù)據(jù)參加運(yùn)算前，首先應(yīng)估計(jì)數(shù)據(jù)及其結(jié)果的動(dòng)態(tài)范圍，選擇合適的格式對(duì)數(shù)據(jù)進(jìn)行規(guī)格化。1.5.5定點(diǎn)格式數(shù)據(jù)的轉(zhuǎn)換同一個(gè)二進(jìn)制表示的定點(diǎn)數(shù)，當(dāng)采用不同的Qm.n表示方法時(shí)，其代表的十進(jìn)制數(shù)是不同的，如Q15.0表示法，3000H＝12288Q0.15表示法，3000H＝0.375Q3.12表示法，3000H＝122882025年2月24日DSP技術(shù)及應(yīng)用48第1章DSP緒論

當(dāng)兩個(gè)不同Q格式的數(shù)進(jìn)行加減運(yùn)算時(shí)，將動(dòng)態(tài)范圍較小的格式的數(shù)轉(zhuǎn)換為動(dòng)態(tài)范圍較大的格式的數(shù)。 將十進(jìn)制數(shù)表示成Qm.n格式，首先將數(shù)乘以2n,變成整數(shù)，然后再將整數(shù)轉(zhuǎn)換成相應(yīng)的Qm.n格式。1.5.6定點(diǎn)算術(shù)運(yùn)算兩個(gè)定點(diǎn)數(shù)的加減法定點(diǎn)數(shù)的加減法必須保證兩個(gè)操作數(shù)的格式一致。若兩個(gè)數(shù)的Q值不同，可將Q值小的數(shù)調(diào)整為與另一個(gè)數(shù)的Q值一樣大。需要注意有符號(hào)和無(wú)符號(hào)數(shù)加減運(yùn)算溢出的問(wèn)題。2025年2月24日DSP技術(shù)及應(yīng)用49第1章DSP緒論例：若x,y為正數(shù)，x=4.125,y=0.125.求x＋yx采用Q3.12格式表示的十六進(jìn)制碼為：4200H；Y采用Q0.15格式表示的十六進(jìn)制碼為：1000H由于Q3.12格式與Q0。15格式的整數(shù)位相差3位，因此將y的十六進(jìn)制碼1000H右移3位；由于1000H為正數(shù)，因此將整數(shù)部分補(bǔ)零，得到用Q3.12格式表示的0.125為0200H。將4200H＋0200H，得到4400H，該數(shù)的格式為Q3.12，x+y=4.252025年2月24日DSP技術(shù)及應(yīng)用50第2章TMS320x281x的硬件結(jié)構(gòu)2.0

簡(jiǎn)介2.1TMS320x281x的基本結(jié)構(gòu)2.2C28xCPU的主要特性2.3C28x的總線(xiàn)架構(gòu)2.4C28x的存儲(chǔ)空間和存儲(chǔ)映射2.5

C28x的系統(tǒng)控制2.6TMS320x281x的片內(nèi)外設(shè)電路2025年2月24日DSP技術(shù)及應(yīng)用51第2章TMS320F2812的硬件結(jié)構(gòu)TMS320C2000系列DSP集微控制器和高性能DSP的特點(diǎn)于一身，具有強(qiáng)大的控制和信號(hào)處理能力，能夠?qū)崿F(xiàn)復(fù)雜的控制算法,大幅度提高應(yīng)用效率、降低功耗。

TMS320C2000系列芯片上整合了FLASH存儲(chǔ)器、快速的AD轉(zhuǎn)換器、增強(qiáng)的CAN模塊、事件管理器、正交編碼電路、多通道緩沖串口等外設(shè)。2.0簡(jiǎn)介2025年2月24日DSP技術(shù)及應(yīng)用52第2章TMS320C28x的硬件結(jié)構(gòu)

TMS320x281x的功能組件：

中央處理器CPU

功能擴(kuò)展接口

內(nèi)部總線(xiàn)控制系統(tǒng)控制

數(shù)據(jù)存儲(chǔ)器RAM

程序存儲(chǔ)器（Flash/ROM）

串行口等外設(shè)Jtag接口

定時(shí)系統(tǒng)

中斷系統(tǒng)2.1

TMS320x281x的基本結(jié)構(gòu)2025年2月24日DSP技術(shù)及應(yīng)用532025年2月24日DSP技術(shù)及應(yīng)用54FastprogramexecutionoutofbothRAMand

Flashmemory100-120MIPSwithFlashAccelerationTechnology150MIPSoutofRAMfortime-criticalcode

ControlPeripherals

MemorySub-SystemEventManagersUltra-Fast12-bitADC12.5MSPSthroughputDualsample&holdsenablesimultaneoussamplingAutoSequencer,upto16conversionsw/oCPUControlPortsMultiplestandardcommunicationportsprovidesimpleinterfacestoothercomponentsCommunicationsPorts150MIPSperformanceSinglecycle32x32-bitMAC(ordual16x16MAC)VeryFastInterruptResponseSinglecycleread-modified-writeF24x/LF240xSourceCodeCompatibleHigh-PerformanceCPU(C28xTMDSPCore)MemoryBus128KwFlash+2KwOTP4KwBootROM18KwRAMCodesecurityXINTF32-bitRegisterFileReal-TimeJTAG32-bit

Timers(3)150MIPsC28xTM32-bitDSP32x32-bit

MultiplierR

M

WAtomicALUInterruptManagementEventMgrAEventMgrB12-BitADCWatchdogGPIOMcBSPCAN2.0BSCI-UARTASCI-UARTBSPIPeripheralBusTMS320F2812/TMS320F2810

MostPowerful-MostIntegratedDualFunctionDigitalSignalController2025年2月24日DSP技術(shù)及應(yīng)用55第2章TMS320x281x的硬件結(jié)構(gòu)2.2TMS320F2812的CPU內(nèi)核（C28xCPU)

TMS320C28x（簡(jiǎn)稱(chēng)C28xCPU）是TI公司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專(zhuān)門(mén)設(shè)計(jì)的32位定點(diǎn)數(shù)字信號(hào)處理器內(nèi)核，采用哈佛總線(xiàn)結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行的高速度，適應(yīng)于控制系統(tǒng)等實(shí)時(shí)嵌入式應(yīng)用的需要。2025年2月24日DSP技術(shù)及應(yīng)用56Fast&flexibleinterruptmanagementsignificantlyreduceinterruptlatencySingle-cycle32-bitmultipliermakescomputationallyintensivecontrolalgorithmsmoreefficient

C28xTMDSPCoreThree32-bittimerssupportmultiplecontrolloops/timebases.Singlecycleread-modified-writeinanymemorylocationand32-bitregistersimprovecontrolalgorithmefficiencyReal-timeJTAGdebugshortensdevelopmentcycleC28xTM32-bitDSPInterruptManagement32-bitRegisterFileReal-TimeJTAG32-bit

Timers(3)32x32bit

MultiplierR

M

WAtomicALU

MostC/C++Efficient32-bitDSPCoreCodecompatiblewiththeTMS320C24x?DSPfamily2025年2月24日DSP技術(shù)及應(yīng)用57第2章TMS320F2812的硬件結(jié)構(gòu)

2.2.1

C28xCPU的主要優(yōu)點(diǎn)

①?lài)@3組數(shù)據(jù)總線(xiàn)和3組地址總線(xiàn)而建立的哈佛總線(xiàn)結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。②

具有高度并行性和專(zhuān)用硬件邏輯的CPU設(shè)計(jì)，提高了芯片的性能。

③

具有完善的尋址方式和高度專(zhuān)業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實(shí)現(xiàn)和高級(jí)語(yǔ)言編程的優(yōu)化。

④模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展。⑤采用先進(jìn)的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。⑥采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。

2025年2月24日DSP技術(shù)及應(yīng)用58第2章TMS320C28x的硬件結(jié)構(gòu)2.2.2C28xCPU的主要特性TI近年新推出的32位定點(diǎn)DSP芯片核心。C28X支持32位單周期指令，其數(shù)據(jù)地址為32位，程序地址為22位，可以訪(fǎng)問(wèn)4G字（16位）的數(shù)據(jù)空間和4M字的程序空間。高性能靜態(tài)CMOS技術(shù)：150MHz，低功耗（核電壓1.8V，I/O口電壓3.3V）。

32x32bitMAC，得到64位的結(jié)果2次單周期16x16MAC(DMAC)快速中斷響應(yīng)機(jī)制單周期讀、修改、寫(xiě)指令???8級(jí)流水線(xiàn)，完全避免硬件流水線(xiàn)沖突向上代碼兼容性：C27x目標(biāo)代碼兼容模式、C28x模式及C2xLP源代碼兼容模式2025年2月24日DSP技術(shù)及應(yīng)用59第2章TMS320C28x的硬件結(jié)構(gòu)

2.2.3

C28x的指令系統(tǒng)

●支持單指令重復(fù)和塊指令重復(fù)操作●支持存儲(chǔ)器塊傳送指令●支持32位長(zhǎng)操作數(shù)指令●具有支持2操作數(shù)或3個(gè)操作數(shù)的讀指令●具有能并行存儲(chǔ)和并行加載的算術(shù)指令●支持條件存儲(chǔ)指令及中斷快速返回指令

2025年2月24日DSP技術(shù)及應(yīng)用60第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xCPU的總線(xiàn)結(jié)構(gòu)

TMS320C28x的總線(xiàn)結(jié)構(gòu)是以5組32位總線(xiàn)和1組22位為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。3個(gè)地址總線(xiàn)PABProgramaddressbus.ThePABcarriesaddressesforreadsand

writesfromprogramspace.PABisa22-bitbus.DRABData-readaddressbus.The32-bitDRABcarriesaddressesfor

readsfromdataspace.DWABData-writeaddressbus.The32-bitDWABcarriesaddressesfor

writestodataspace.2025年2月24日DSP技術(shù)及應(yīng)用61第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線(xiàn)結(jié)構(gòu)Thememoryinterfacealsohasthreedatabuses:PRDBProgram-readdatabus.ThePRDBcarriesinstructionsordataduring

readsfromprogramspace.PRDBisa32-bitbus.DRDBData-readdatabus.TheDRDBcarriesdataduringreadsfromdata

space.PRDBisa32-bitbus.DWDBData-/Program-writedatabus.The32-bitDWDBcarriesdataduring

writestodataspaceorprogramspace.2025年2月24日DSP技術(shù)及應(yīng)用62第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線(xiàn)結(jié)構(gòu)

ROM/

FlashSARAMMemory-

Mapped

Registers外設(shè)地址總線(xiàn)外設(shè)數(shù)據(jù)總線(xiàn)

ControlBusPABDRABDWABPRDBDRDBDWEBExternal

SignalsCPUOn-Chip

Peripherals/

Registers2025年2月24日DSP技術(shù)及應(yīng)用63第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線(xiàn)結(jié)構(gòu)AccessTypeAddressBusDataBusReadfromprogramspacePABPRDBReadfromdataspaceDRABDRDBWritetoprogramspacePABDWDBWriteto

dataspaceDWABDWDB2025年2月24日DSP技術(shù)及應(yīng)用64第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線(xiàn)結(jié)構(gòu)能同時(shí)進(jìn)行的操作：1.ReadfromprogramspaceWritetodataspace2.ReadfromdataspaceWritetodataspace（同一個(gè)地址怎么辦？）3.ReadfromdataspaceWritetoprogramspace2025年2月24日DSP技術(shù)及應(yīng)用65第2章TMS320C28x的硬件結(jié)構(gòu)1．PRDBProgram-readdatabus主要用來(lái)傳送取自程序存儲(chǔ)器的指令代碼和立即操作數(shù)。從：程序空間(使用地址總線(xiàn)PAB)到：數(shù)據(jù)空間的目標(biāo)地址或CPU中的乘法器和加法器PRDB總線(xiàn)既可以將程序空間的操作數(shù)據(jù)(如系數(shù)表)送至數(shù)據(jù)空間的目標(biāo)地址中，以實(shí)現(xiàn)數(shù)據(jù)移動(dòng)，也可以將程序空間的操作數(shù)據(jù)傳送乘法器和加法器中，以便執(zhí)行乘法-累加操作。2025年2月24日DSP技術(shù)及應(yīng)用66第2章TMS320C28x的硬件結(jié)構(gòu)2．DRDBData-readdatabus

3條數(shù)據(jù)總線(xiàn)(DB)分別與不同功能內(nèi)部單元相連接。如：CPU、程序地址產(chǎn)生邏輯PAGEN、數(shù)據(jù)地址產(chǎn)生邏輯

DAGEN、片內(nèi)外設(shè)和數(shù)據(jù)存儲(chǔ)器等。3．DWDBData-/Program-writedatabus1．PRDBProgram-readdatabus2025年2月24日DSP技術(shù)及應(yīng)用67多總線(xiàn)的結(jié)構(gòu)使C28x能夠?qū)崿F(xiàn)流水線(xiàn)的指令執(zhí)行機(jī)制。采用流水線(xiàn)機(jī)制可以大大加快指令執(zhí)行速度，實(shí)現(xiàn)指令的執(zhí)行在單機(jī)器周期內(nèi)完成。C28x采用了8級(jí)流水線(xiàn)。(1)取指令階段1：指令地址通過(guò)22位總線(xiàn)PAB送往程序存儲(chǔ)器。(2)取指令階段2：通過(guò)32位總線(xiàn)PRDB讀程序存儲(chǔ)器，放入指令隊(duì)列。(3)譯碼階段1：CPU硬件識(shí)別取指隊(duì)列中指令的邊界，并測(cè)定下一條待執(zhí)行指令的長(zhǎng)度。(4)譯碼階段2：CPU硬件從取指隊(duì)列中取回指令，并將該指令放入指令寄存器，譯碼。(5)讀階段1：從存儲(chǔ)器中讀取數(shù)據(jù)時(shí)，把地址送到相應(yīng)的地址總線(xiàn)上。(6)讀階段2：硬件通過(guò)數(shù)據(jù)總線(xiàn)取回讀階段1所尋址的存儲(chǔ)器內(nèi)的數(shù)據(jù)。(7)執(zhí)行階段：CPU執(zhí)行乘法、移位和ALU操作，包括算術(shù)和邏輯操作。(8)寫(xiě)階段：需要時(shí)，將指令執(zhí)行的結(jié)果寫(xiě)回存儲(chǔ)器。2025年2月24日DSP技術(shù)及應(yīng)用682.CPU的寄存器累加器(ACC、AH、AL)乘數(shù)寄存器(XT、T、TL)和乘積寄存器(P、PH、PL)數(shù)據(jù)頁(yè)指針寄存器(DP)堆棧指針(SP)輔助寄存器(XAR0~XAR7、AR0~AR7)程序計(jì)數(shù)器(PC)返回PC指針寄存器(RPC)中斷控制寄存器(IFR、IER、DBGIER)狀態(tài)寄存器(ST0，STl)2025年2月24日DSP技術(shù)及應(yīng)用69C28xDSP的CPU寄存器2025年2月24日DSP技術(shù)及應(yīng)用70累加器可以單獨(dú)存取的結(jié)構(gòu)(1)累加器(ACC、AH、AL)2025年2月24日DSP技術(shù)及應(yīng)用71乘數(shù)寄存器XT的分半單獨(dú)存取結(jié)構(gòu)P寄存器的分半單獨(dú)存取結(jié)構(gòu)(2)乘數(shù)寄存器(XT、T、TL)和乘積寄存器(P、PH、PL)2025年2月24日DSP技術(shù)及應(yīng)用72(3)數(shù)據(jù)頁(yè)指針寄存器(DP)在直接尋址方式中，操作數(shù)的地址由兩部分組成：一個(gè)頁(yè)地址(DataPage)和一個(gè)頁(yè)內(nèi)的偏移量。C28x的數(shù)據(jù)存儲(chǔ)器每64個(gè)字構(gòu)成一個(gè)數(shù)據(jù)頁(yè)，這樣，4MW的數(shù)據(jù)存儲(chǔ)器共有65536個(gè)數(shù)據(jù)頁(yè)，用0~65535進(jìn)行標(biāo)號(hào)。在直接尋址方式下，當(dāng)前的頁(yè)地址存放于16位的數(shù)據(jù)頁(yè)指針寄存器(DP)中，可以通過(guò)給DP賦新值可改變數(shù)據(jù)頁(yè)號(hào)。當(dāng)CPU工作在C2xLP源兼容模式時(shí)，使用一個(gè)7位的偏移量，并忽略DP寄存器的最低位。2025年2月24日DSP技術(shù)及應(yīng)用73數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)頁(yè)2025年2月24日DSP技術(shù)及應(yīng)用74(4)堆棧指針(SP)堆棧指針(SP)允許在數(shù)據(jù)存儲(chǔ)器中使用軟件堆棧。堆棧指針為16位，可以對(duì)數(shù)據(jù)空間的低64K字(數(shù)據(jù)存儲(chǔ)器0000H~FFFFH)進(jìn)行尋址。2025年2月24日DSP技術(shù)及應(yīng)用75(5)輔助寄存器(XAR0~XAR7、AR0~AR7)XAR0~XAR7寄存器2025年2月24日DSP技術(shù)及應(yīng)用76(6)程序計(jì)數(shù)器(PC)

C28x的程序計(jì)數(shù)器(PC)是一個(gè)22位的寄存器，存放當(dāng)前CPU正在操作指令的地址。(7)返回PC指針寄存器(RPC)(8)中斷控制寄存器(IFR、IER、DBGIER)有兩對(duì)長(zhǎng)調(diào)用指令：LC和LRET，LCR和LRETR。LCR和LRETR執(zhí)行效率更高，只有LCR和LRETR指令使用RPC。當(dāng)使用LCR指令時(shí)，當(dāng)前RPC的值被壓入堆棧。返回地址將被裝載到RPC寄存器中，而22位的函數(shù)入口地址將被裝載到PC計(jì)數(shù)器，從而使流程轉(zhuǎn)入函數(shù)體中運(yùn)行。調(diào)用結(jié)束通過(guò)LRETR指令返回時(shí)，存放在RPC內(nèi)的返回地址裝載到PC中，而壓入堆棧中的RPC的值從堆棧中裝載到RPC內(nèi)。2025年2月24日DSP技術(shù)及應(yīng)用77(9)狀態(tài)寄存器(ST0，STl)

C28xCPU有兩個(gè)重要的狀態(tài)寄存器：ST0和ST1，其中包含著不同的標(biāo)志位和控制位。ST0包含指令操作所使用或影響的控制或標(biāo)志位，如溢出、進(jìn)位、符號(hào)擴(kuò)展等。ST1則主要包含一些特殊的控制位，如處理器的兼容模式選擇、尋址模式配置等。2025年2月24日DSP技術(shù)及應(yīng)用78狀態(tài)寄存器ST0·OVC/OVCU：溢出計(jì)數(shù)器。·PM：乘積移位模式位?！：溢出標(biāo)志?！：負(fù)標(biāo)志位?！：零標(biāo)志?！：進(jìn)位位?！C：測(cè)試/控制標(biāo)志?！VM：溢出模式位。·SXM：符號(hào)擴(kuò)展模式位。2025年2月24日DSP技術(shù)及應(yīng)用79狀態(tài)寄存器ST1·ARP：輔助寄存器指針?！F：XF狀態(tài)位。該位用于控制輸出引腳XF的狀態(tài)。·M0M1MAP：存儲(chǔ)器M0和M1映射模式位?！BJMODE：目標(biāo)兼容模式位。用來(lái)在C27x目標(biāo)模式(=0)和C28x目標(biāo)模式(=1)之間進(jìn)行選擇?！MODE：尋址模式位。在C28x尋址模式(AMODE=0)和C2xLP尋址模式(AMODE=1)之間進(jìn)行選擇。2025年2月24日DSP技術(shù)及應(yīng)用80·IDLESTAT：空閑狀態(tài)位。·EALLOW：仿真允許訪(fǎng)問(wèn)使能位?！OOP：循環(huán)指令狀態(tài)位?！PA：隊(duì)棧指針定位(StackPointerAlignment)位?！MAP：向量映像(VectorMap)位?！BGM：調(diào)試使能屏蔽位?！NTM：中斷全局屏蔽位。狀態(tài)寄存器ST12025年2月24日DSP技術(shù)及應(yīng)用81第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲(chǔ)空間和存儲(chǔ)映射

2.4.1存儲(chǔ)空間分成3個(gè)相互獨(dú)立可選擇的存儲(chǔ)空間：（統(tǒng)一編址）

64K字（16位）的程序存儲(chǔ)空間；

64K字（16位）的數(shù)據(jù)存儲(chǔ)空間；

64K字（16位）的I/O空間。

程序存儲(chǔ)空間：用來(lái)存放要執(zhí)行的指令和指令執(zhí)行中所需要的系數(shù)表(數(shù)學(xué)用表)；

數(shù)據(jù)存儲(chǔ)空間：用來(lái)存放執(zhí)行指令所需要的數(shù)據(jù)；

I/O存儲(chǔ)空間：用來(lái)提供與外部存儲(chǔ)器映射的接口，可以作為外部數(shù)據(jù)存儲(chǔ)空間使用。F2812沒(méi)有I/O空間2025年2月24日DSP技術(shù)及應(yīng)用82第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲(chǔ)空間和存儲(chǔ)映射2.4.2TMS320x281x的片內(nèi)存儲(chǔ)器：片內(nèi)RAM：SARAM既可以被映射到數(shù)據(jù)存儲(chǔ)空間用來(lái)存儲(chǔ)數(shù)據(jù)，也可以映射到程序空間用來(lái)存儲(chǔ)程序代碼。（

SARAM-單次存取RAM）片內(nèi)Flash/ROM：主要存放固化程序和系數(shù)表。一般構(gòu)成程序存儲(chǔ)空間，也可以部分地映射在數(shù)據(jù)存儲(chǔ)空間。所有C28x芯片都含有片內(nèi)RAM和ROM。2025年2月24日DSP技術(shù)及應(yīng)用83第2章TMS320C28x的硬件結(jié)構(gòu)

2.4.2TMS320x281x的片內(nèi)存儲(chǔ)器

TMS320F2812：128K×16位的Flash存儲(chǔ)器1K×16位的OTP型只讀存儲(chǔ)器L0和L1：兩塊4K×16位的單口隨機(jī)存儲(chǔ)器（SARAM）H0：一塊8K×16位的單口隨機(jī)存儲(chǔ)器M0和M1：兩塊1K×16位的單口隨機(jī)存儲(chǔ)器自舉只讀存儲(chǔ)器（BootROM）4K×16位2025年2月24日DSP技術(shù)及應(yīng)用84第2章TMS320C28x的硬件結(jié)構(gòu)

外部存儲(chǔ)器接口EMIF： 多達(dá)1MB的存儲(chǔ)器、可編程軟件等待狀態(tài)、三個(gè)獨(dú)立的片選

2.4

C28x的存儲(chǔ)空間和存儲(chǔ)映射2.4.2TMS320x281x的片內(nèi)存儲(chǔ)器：2025年2月24日DSP技術(shù)及應(yīng)用85第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲(chǔ)空間和存儲(chǔ)映射2.4.2TMS320x281x的片內(nèi)存儲(chǔ)器：片內(nèi)存儲(chǔ)器的優(yōu)點(diǎn)：

●不需要插入等待狀態(tài)；

●與外部存儲(chǔ)器相比，成本低；

●比外部存儲(chǔ)器功耗小。2025年2月24日DSP技術(shù)及應(yīng)用86第2章TMS320C28x的硬件結(jié)構(gòu)2.4.3

TMS320x2812的存儲(chǔ)映射

’C28x所有內(nèi)部和外部程序存儲(chǔ)器及內(nèi)部和外部數(shù)據(jù)存儲(chǔ)器分別統(tǒng)一編址。

內(nèi)部RAM總是映射到數(shù)據(jù)存儲(chǔ)空間，但也可映射到程序存儲(chǔ)空間。

ROM可以靈活地映射到程序存儲(chǔ)空間，同時(shí)也可以部分地映射到數(shù)據(jù)存儲(chǔ)空間。存儲(chǔ)空間的任何一種存儲(chǔ)器都可以駐留在片內(nèi)或片外。

2025年2月24日DSP技術(shù)及應(yīng)用87第2章TMS320C28x的硬件結(jié)構(gòu)2.4.4程序存儲(chǔ)空間的配置

程序存儲(chǔ)空間可通過(guò)PMST寄存器的MP/MC和OVLY控制位來(lái)設(shè)置內(nèi)部存儲(chǔ)器的映射地址。

●

MP/MC控制位用來(lái)決定程序存儲(chǔ)空間是否使用內(nèi)部存儲(chǔ)器。當(dāng)MP/MC=0時(shí)，稱(chēng)為微計(jì)算機(jī)模式。當(dāng)MP/MC=1時(shí)，稱(chēng)為微處理器模式。

2025年2月24日DSP技術(shù)及應(yīng)用88第2章TMS320C28x的硬件結(jié)構(gòu)

2.5C28x的系統(tǒng)控制

●具有軟件可編程等待狀態(tài)發(fā)生器●設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路●帶有內(nèi)部振蕩器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器●具有外部總線(xiàn)判斷控制，以斷開(kāi)外部的數(shù)據(jù)總線(xiàn)、地址總線(xiàn)和控制信號(hào)●數(shù)據(jù)總線(xiàn)具有總線(xiàn)保持器特性2025年2月24日DSP技術(shù)及應(yīng)用89第2章TMS320C28x的硬件結(jié)構(gòu)

2.6TMS320x281x的在片外圍設(shè)備電路

兩個(gè)事件管理器EVA、EVB（每個(gè)包含2個(gè)16位通用定時(shí)器、8個(gè)PWM通道、3個(gè)捕獲單元、QEP接口電路）12位ADC3個(gè)通用定時(shí)器TIMER0/1/28到16位可編程的SCI16位SPI多通道緩沖串行口（McBSP）增強(qiáng)型CAN控制器最多56個(gè)通用IO2025年2月24日DSP技術(shù)及應(yīng)用90第2章TMS320C28x的硬件結(jié)構(gòu) 第2章思考題

2.1簡(jiǎn)述TMS320x281x系列DSP內(nèi)核特點(diǎn)？

2.2TI的C2000系列包括哪些芯片?2.3分析C28xCPU的特點(diǎn)。

2.4TMS320x281x處理器具有哪些外設(shè)?2.5簡(jiǎn)述TMS320C28xCPU內(nèi)核的存儲(chǔ)空間和存儲(chǔ)映射的概念。2025年2月24日DSP技術(shù)及應(yīng)用91第2章TMS320C28x的硬件結(jié)構(gòu)BACKUPSLIDES引導(dǎo)過(guò)程

從上電到運(yùn)行BootLoaderBootROM的內(nèi)容

BootLoader的功能啟動(dòng)模式及啟動(dòng)模式選擇從內(nèi)部Flash啟動(dòng)其他啟動(dòng)模式介紹從Reset到BootLoaderResetOBJMODE=0AMODE=0ENPIE=0VMAP=1M0M1MAP=1BootdeterminedbystateofGPIOpinsResetvectorfetchedfrombootROM0x3FFFC0XMPNMC=1(microprocessormode)ResetvectorfetchedfromXINTFzone70x3FFFC0XMPNMC=0(microcomputermode)

Execution BootloadingEntryPoint RoutinesFLASH SPIH0SARAM SCI-AOTP ParallelloadNotes:F2810XMPNMCtiedlowinternaltodeviceXMPNMCreferstoinputsignalMP/MCisstatusbitinXINTFCNF2registerXMPNMConlysampledatreset引導(dǎo)過(guò)程

從上電到運(yùn)行BootLoader

BootROM的內(nèi)容

BootLoader的功能啟動(dòng)模式及啟動(dòng)模式選擇從內(nèi)部Flash啟動(dòng)其他啟動(dòng)模式介紹TMS320F2812的存儲(chǔ)器映射MOSARAM(1K)M1SARAM(1K)LOSARAM(4K)L1SARAM(4K)HOSARAM(8K)BootROM(4K)MP/MC=0BROMvector(32)MP/MC=0ENPIE=0OTP(1K)FLASH(128K)reservedreservedreservedPF0(2K)reservedreservedPF1(4K)reservedPF2(4K)reservedPIEvector(256)ENPIE=1XINTZone0(8K)XINTZone1(8K)XINTZone2(0.5M)XINTZone6(0.5M)XINTZone7(16K)MP/MC=1XINTVector-RAM(32)MP/MC=1ENPIE=0reservedreservedreserved數(shù)據(jù)|程序0x0000000x0004000x0008000x000D000x0010000x0060000x0070000x0080000x0090000x00A0000x3D78000x3D80000x3F80000x3FA0000x3FF0000x3FFFC00x3FC0000x1800000x1000000x0800000x0040000x002000數(shù)據(jù)|程序128-BitPasswordreserved0x3D7C00F2812片內(nèi)4K字的BootRom由廠(chǎng)家編入了：引導(dǎo)裝載函數(shù)；

ROM版本號(hào)；

ROM檢驗(yàn)信息；復(fù)位向量；

CPU向量表（為了測(cè)試）；數(shù)學(xué)表；引導(dǎo)過(guò)程

從上電到MainBootROM的內(nèi)容

BootLoader的功能幾種啟動(dòng)方式從內(nèi)部Flash啟動(dòng)從Reset到BootLoaderResetOBJMODE=0AMODE=0ENPIE=0VMAP=1M0M1MAP=1BootdeterminedbystateofGPIOpinsResetvectorfetchedfrombootROM0x3FFFC0XMPNMC=1(microprocessormode)ResetvectorfetchedfromXINTFzone70x3FFFC0XMPNMC=0(microcomputermode)

Execution BootloadingEntryPoint RoutinesFLASH SPIH0SARAM SCI-AOTP ParallelloadNotes:F2810XMPNMCtiedlowinternaltodeviceXMPNMCreferstoinputsignalM