目錄1．集成電路芯片與封裝3.1.1集成電路與平面工藝2．關(guān)于“平面工藝”(1)集成電路與芯片

半導(dǎo)體集成電路具有多種不同封裝外形。

外引線數(shù)目從幾根到上千根。

按封裝材料分，使用最多的是塑料封裝

要求較高的采用陶瓷封裝

還有采用金屬外殼封裝。1．集成電路芯片與封裝(1)集成電路與芯片

若打開封蓋，就會發(fā)現(xiàn)不同集成電路封裝內(nèi)部的組成都基本相同。核心部分是固定在底座上的半導(dǎo)體集成電路小片，稱為管芯，或叫芯片。同時采用內(nèi)引線將芯片上電路引出端與封裝外殼外引線相連。封裝外殼起保護(hù)芯片作用，幫助芯片散熱，同時便于實(shí)際應(yīng)用。1．集成電路芯片與封裝1．集成電路芯片與封裝(1)集成電路與芯片

金屬封裝(2)集成電路工藝

集成電路制造工藝包括芯片制造（前工序）和組裝（后工序）兩個階段。其中核心部分是芯片制造。1960s晶體管制造采用的平面工藝和外延技術(shù)是半導(dǎo)體器件制造技術(shù)的重大變革，不但大幅度地提高了分立半導(dǎo)體器件的頻率、功率特性，改善了器件的穩(wěn)定性和可靠性，而且也使半導(dǎo)體集成電路的工業(yè)化批量生產(chǎn)得以成為現(xiàn)實(shí)。

雖然平面工藝技術(shù)不斷得到改進(jìn)，但是目前硅集成電路制造采用仍然的是平面工藝。

可以從不同方面認(rèn)識“平面工藝”。1．集成電路芯片與封裝(1)“選擇性摻雜”2．關(guān)于“平面工藝”

集成電路的重要組成部分是半導(dǎo)體器件，包括半導(dǎo)體二極管、雙極晶體管、場效應(yīng)晶體管等。

這些器件內(nèi)部都包括一個或多個pn結(jié)、以及不同層次絕緣層和金屬層。

因此，制造集成電路的核心問題是如何按設(shè)計(jì)要求，在半導(dǎo)體材料內(nèi)部的不同區(qū)域形成要求的一個或多個pn結(jié)、以及絕緣層、金屬層。

其中形成pn結(jié)的基本原理是基于半導(dǎo)體物理中介紹的“摻雜”與“補(bǔ)償”進(jìn)行的“選擇性摻雜”。2．關(guān)于“平面工藝”

在某種導(dǎo)電類型的半導(dǎo)體材料內(nèi)部，采用“摻雜”的方法摻入n型施主雜質(zhì)或者p型受主雜質(zhì)，則通過“補(bǔ)償”過程，可以改變該區(qū)域的導(dǎo)電類型。

例如，對于n型半導(dǎo)體材料，若通過摻雜使得其中局部區(qū)域摻入的受主雜質(zhì)濃度大于材料中的施主雜質(zhì)濃度，則該局部區(qū)域半導(dǎo)體材料就成為p型，與n型材料之間形成了pn結(jié)。

只要進(jìn)行多次這種“摻雜”、“補(bǔ)償”，就可以以形成最終的晶體管和集成電路芯片結(jié)構(gòu)。(1)“選擇性摻雜”2．關(guān)于“平面工藝”依據(jù)“摻雜”與“補(bǔ)償”原理，采用“選擇性摻雜”技術(shù)就可以控制在在半導(dǎo)體材料內(nèi)部構(gòu)成pn結(jié)的區(qū)域。

“選擇性摻雜”包括氧化、光刻、摻雜三道工序。

這也是平面工藝中的重要工序。(1)“選擇性摻雜”2．關(guān)于“平面工藝”實(shí)現(xiàn)“選擇性摻雜”工藝過程實(shí)例：①氧化：在Si表面生成一層SiO2②光刻：在SiO2層上采用光刻工藝刻蝕出一個窗口③摻雜：通過窗口摻入雜質(zhì)，改變局部區(qū)域?qū)щ婎愋停纬蓀n結(jié)

對于N型Si襯底，摻入的是p型雜質(zhì)（例如三價元素B）(1)“選擇性摻雜”2．關(guān)于“平面工藝”說明：

為了方便起見，分析器件內(nèi)部工作原理時通常采用剖面圖顯示器件內(nèi)部結(jié)構(gòu)。(1)“選擇性摻雜”2．關(guān)于“平面工藝”平面工藝中是采用光刻工藝確定選擇性摻雜的窗口。

器件內(nèi)部不同絕緣層、金屬層的形狀和尺寸也是通過光刻工藝確定的。

因此光刻工藝是平面工藝的核心技術(shù)。

目前表征工藝水平采用的“工藝節(jié)點(diǎn)”，例如28納米工藝工藝節(jié)點(diǎn)、5納米工藝節(jié)點(diǎn)，主要就是反映了光刻工藝水平的高低。3.1.3節(jié)將詳細(xì)介紹工藝節(jié)點(diǎn)的概念以及劃分方法。(2)平面工藝的核心技術(shù)-光刻2．關(guān)于“平面工藝”光刻工藝中確定刻蝕窗口范圍的是“版圖”中的圖形。

集成電路設(shè)計(jì)人員完成電路設(shè)計(jì)后，還需要將電路設(shè)計(jì)轉(zhuǎn)化為“版圖”。

版圖中不同圖形的作用就是確定選擇性摻雜窗口以及不同絕緣層和金屬層的位置、形狀和尺寸。

實(shí)際上設(shè)計(jì)人員提交給代工廠的是集成電路版圖設(shè)計(jì)結(jié)果數(shù)據(jù)文件。

代工廠首先生成光刻用的光刻版，再采用光刻版進(jìn)行工藝加工，制造芯片。(3)“版圖”是IC設(shè)計(jì)和工藝加工之間的橋梁2．關(guān)于“平面工藝”分析問題時，通常都同時顯示器件結(jié)構(gòu)剖面圖以及制造過程中采用的版圖。例如，描述選擇性摻雜形成的pn結(jié)時，采用矩形圖形顯示表面窗口圖形形狀，采用剖面結(jié)構(gòu)圖描述縱向p區(qū)以及n區(qū)范圍。對于集成電路設(shè)計(jì)人員，應(yīng)該熟悉理解版圖-剖面圖之間的對應(yīng)關(guān)系，并了解實(shí)現(xiàn)的工藝過程。

(3)“版圖”是IC設(shè)計(jì)和工藝加工之間的橋梁版圖剖面圖(4)晶圓與芯片2．關(guān)于“平面工藝”在平面工藝中芯片并不是單個加工的，工藝加工的對象是“晶圓”晶圓是硅單晶材料經(jīng)過切片、磨片、拋光，生成的晶片，作為生產(chǎn)半導(dǎo)體器件的原始襯底硅片。經(jīng)過工藝加工，一個晶片上將同時生成幾百甚至上千個芯片(4)晶圓與芯片2．關(guān)于“平面工藝”晶圓尺寸越大，單片晶圓上芯片數(shù)將急劇增多，促使芯片制造行業(yè)效益明顯提升。因此采用的晶圓尺寸大小也是表征芯片生產(chǎn)線水平的一個參數(shù)，并作為生產(chǎn)線名稱的一部分。例如目前水平較低的8吋生產(chǎn)線表示該生產(chǎn)線采用的是直徑為8吋的晶圓。水平高的為18吋生產(chǎn)線。目錄1．平面工藝npn晶體管結(jié)構(gòu)3.1.2平面工藝基本流程2．npn晶體管管芯制作工藝流程3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)4．pn結(jié)隔離雙極IC工藝基本流程5．平面工藝類別劃分(1)平面工藝分立npn晶體管的制備采用平面工藝選擇性摻雜方法可以形成pn結(jié)。BJT包括兩個pn結(jié)。在n-Si襯底上進(jìn)行兩次選擇性摻雜就可以形成npn雙極晶體管結(jié)構(gòu)。1．平面工藝npn晶體管結(jié)構(gòu)(2)平面工藝分立npn晶體管結(jié)構(gòu)特點(diǎn)為了保證晶圓具有一定強(qiáng)度，加工過程中不會出現(xiàn)碎片問題，用于制作晶體管的晶圓厚度約為300μm左右。但是其中起晶體管作用的這兩個pn結(jié)只是位于芯片表面區(qū)域幾微米范圍內(nèi)。芯片的大部分區(qū)域只是起襯底支撐作用。分析問題時通常只需要繪制代表器件結(jié)構(gòu)的這部分表面區(qū)域。1．平面工藝npn晶體管結(jié)構(gòu)(2)平面工藝分立npn晶體管結(jié)構(gòu)特點(diǎn)分立晶體管芯片發(fā)射極和基極從表面引出，集電極則從襯底材料背面引出。1．平面工藝npn晶體管結(jié)構(gòu)為了同時兼顧頻率和功率特性，目前BJT基本都采用外延結(jié)構(gòu)。在n+

Si襯底上生長幾到十幾微米厚度的n-外延層。在外延層中形成雙極晶體管的核心部分：兩個pn結(jié)。因此，除了增加一道外延生長工序外，表面處構(gòu)成晶體管核心部分的兩個pn結(jié)結(jié)構(gòu)、電極的引出以及工藝流程并未變化。1．平面工藝npn晶體管結(jié)構(gòu)(2)平面工藝分立npn晶體管結(jié)構(gòu)特點(diǎn)(1)說明分立npn晶體管管芯結(jié)構(gòu)雖然比集成電路簡單得多，但是其加工工藝流程基本反映了平面工藝的情況。下面結(jié)合圖示npn整體版圖，說明采用平面工藝制作分立器件npn晶體管管芯的工藝流程。對從事集成電路設(shè)計(jì)、制造的技術(shù)人員，應(yīng)該清晰理解并且快速分析、推測版圖-工藝流程-管芯剖面結(jié)構(gòu)圖這三者之間的對應(yīng)關(guān)系。例如根據(jù)給定的版圖，就應(yīng)該能夠分析推測相關(guān)的工藝流程以及制作完成的管芯剖面結(jié)構(gòu)圖。2．npn晶體管管芯制作工藝流程

(a)初始氧化在n型硅襯底表面生長厚度約為幾百納米的SiO2層。氧化工藝原理以及關(guān)鍵表征參數(shù)在3.2節(jié)介紹2．npn晶體管管芯制作工藝流程SiO2(2)分立npn晶體管管芯工藝流程(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(b)光刻一：基區(qū)光刻在氧化層上刻出要進(jìn)行基區(qū)摻雜的窗口。為了描述不同層次版圖圖形之間相互關(guān)系，圖中給出的是包括各個層次圖形的晶體管版圖總圖。陰影區(qū)域圖形是基區(qū)光刻版圖圖形，用于確定了基區(qū)摻雜窗口形狀。光刻后晶片表面氧化層上開出一個窗口。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(b)光刻一：基區(qū)光刻在氧化層上刻出要進(jìn)行基區(qū)摻雜的窗口。為了描述不同層次版圖圖形之間相互關(guān)系，圖中給出的是包括各個層次圖形的晶體管版圖總圖。陰影區(qū)域圖形是基區(qū)光刻版圖圖形，用于確定了基區(qū)摻雜窗口形狀。光刻后晶片表面氧化層上開出一個窗口。光刻工藝原理以及表征參數(shù)在3.3節(jié)介紹(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(c)基區(qū)摻雜摻入三價元素（如硼）原子。由于SiO2層能夠阻擋雜質(zhì)摻入，所以雜質(zhì)只能通過硅片表面已刻去SiO2的基區(qū)窗口進(jìn)入硅片內(nèi)部，通過補(bǔ)償作用在基區(qū)窗口下方局部區(qū)域形成一個p型區(qū)，作為npn晶體管的p型基區(qū)，同時在表面生長一層SiO2層。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(c)基區(qū)摻雜摻入三價元素（如硼）原子。由于SiO2層能夠阻擋雜質(zhì)摻入，所以雜質(zhì)只能通過硅片表面已刻去SiO2的基區(qū)窗口進(jìn)入硅片內(nèi)部，通過補(bǔ)償作用在基區(qū)窗口下方局部區(qū)域形成一個p型區(qū)，作為npn晶體管的p型基區(qū)，同時在表面生長一層SiO2層。摻雜以及表征參數(shù)在3.4節(jié)介紹。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(d)光刻二：發(fā)射區(qū)光刻

刻出要進(jìn)行發(fā)射區(qū)摻雜的窗口。上方圖形中陰影區(qū)域是發(fā)射區(qū)光刻版圖圖形，確定發(fā)射區(qū)摻雜窗口形狀的圖形。圖中同時顯示了發(fā)射區(qū)圖形與基區(qū)圖形的相對位置。發(fā)射區(qū)光刻后晶片表面氧化層中刻蝕出進(jìn)行發(fā)射區(qū)摻雜的窗口。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(d)光刻二：發(fā)射區(qū)光刻

刻出要進(jìn)行發(fā)射區(qū)摻雜的窗口。上方圖形中陰影區(qū)域是發(fā)射區(qū)光刻版圖圖形，確定發(fā)射區(qū)摻雜窗口形狀的圖形。圖中同時顯示了發(fā)射區(qū)圖形與基區(qū)圖形的相對位置。發(fā)射區(qū)光刻后晶片表面氧化層中刻蝕出進(jìn)行發(fā)射區(qū)摻雜的窗口。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(e)發(fā)射區(qū)摻雜摻入5價元素（例如磷）原子。由于SiO2層的“雜質(zhì)掩蔽”作用，雜質(zhì)只能通過硅片表面已刻去SiO2的發(fā)射區(qū)窗口進(jìn)入硅片內(nèi)部，并通過補(bǔ)償使基區(qū)中在發(fā)射區(qū)窗口下方的一部分區(qū)域形成n型區(qū)，作為npn晶體管的發(fā)射區(qū)。同時在表面生長一層SiO2層。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(e)發(fā)射區(qū)摻雜摻入5價元素（例如磷）原子。由于SiO2層的“雜質(zhì)掩蔽”作用，雜質(zhì)只能通過硅片表面已刻去SiO2的發(fā)射區(qū)窗口進(jìn)入硅片內(nèi)部，并通過補(bǔ)償使基區(qū)中在發(fā)射區(qū)窗口下方的一部分區(qū)域形成n型區(qū)，作為npn晶體管的發(fā)射區(qū)。同時在表面生長一層SiO2層。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(f)光刻三：引線孔光刻刻出用于形成npn晶體管基極和發(fā)射極電極的接觸窗口，又稱為引線孔。上方圖形中陰影區(qū)域是引線孔光刻版圖圖形，通過光刻確定兩個電極接觸孔形狀。圖中同時顯示了引線孔圖形與發(fā)射區(qū)圖形以及基區(qū)圖形之間的相對位置。由圖可見，引線孔圖形應(yīng)該在相應(yīng)的摻雜區(qū)圖形之內(nèi)。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(f)光刻三：引線孔光刻刻出用于形成npn晶體管基極和發(fā)射極電極的接觸窗口，又稱為引線孔。上方圖形中陰影區(qū)域是引線孔光刻版圖圖形，通過光刻確定兩個電極接觸孔形狀。圖中同時顯示了引線孔圖形與發(fā)射區(qū)圖形以及基區(qū)圖形之間的相對位置。由圖可見，引線孔圖形應(yīng)該在相應(yīng)的摻雜區(qū)圖形之內(nèi)。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(g)淀積金屬層采用真空蒸發(fā)或電子束蒸發(fā)方法，在整個晶片表面淀積一層金屬層。通常采用鋁或者銅，厚約1~2μm。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(g)淀積金屬層采用真空蒸發(fā)或電子束蒸發(fā)方法，在整個晶片表面淀積一層金屬層。通常采用鋁或者銅，厚約1~2μm。金屬層淀積方法和表征參數(shù)在3.6節(jié)介紹。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程

(h)光刻四：刻蝕形成金屬電極通過光刻，刻蝕掉多余的鋁，留下一部分金屬作npn晶體管基極和發(fā)射極電極引線。上方圖中兩個陰影區(qū)是光刻版圖形，分別是發(fā)射極和基極版圖圖形。(2)分立npn晶體管管芯工藝流程2．npn晶體管管芯制作工藝流程BEC

(h)光刻四：刻蝕形成金屬電極通過光刻，刻蝕掉多余的鋁，留下一部分金屬作npn晶體管基極和發(fā)射極電極引線。上方圖中兩個陰影區(qū)是光刻版圖形，分別是發(fā)射極和基極版圖圖形。襯底起集電極作用。對分立器件npn晶體管，集電極引線將從下方引出。(3)總結(jié)分立npn晶體管管芯制備是最簡單的平面工藝流程，但是基本反映了平面工藝的加工過程。雖然工藝流程涉及較多的工藝步驟，但是可以按照光刻將工藝過程分為幾個階段。本例中按照npn版圖包括的四個層次，一共進(jìn)行四次光刻，因此可以將工藝流程劃分為生成基區(qū)、生成發(fā)射區(qū)、形成引線孔、制作電極四個階段。對雙極IC，雖然工藝流程更長，但是也可以根據(jù)版圖包括的層次，按照光刻次數(shù)，將全流程分為不同階段。2．npn晶體管管芯制作工藝流程目錄1．平面工藝npn晶體管結(jié)構(gòu)3.1.2平面工藝基本流程2．npn晶體管管芯制作工藝流程3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)4．pn結(jié)隔離雙極IC工藝基本流程5．平面工藝類別劃分(1)隔離(a)集成電路制造工藝對“隔離”問題的需求采用平面工藝制作的npn晶體管，硅片襯底即為集電區(qū)，因此同一硅片上制作的多個npn晶體管，集電區(qū)將自動連在一起，顯然不會與電路中元器件連接關(guān)系相一致。采用隔離技術(shù)，可以將不同元器件相互隔開。3.8節(jié)將介紹實(shí)際生產(chǎn)中采用多種隔離方法。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(b)pn結(jié)隔離最簡單的隔離方法是采用pn結(jié)隔離技術(shù)，將不同的元器件之間用背靠背的pn結(jié)隔開，并且將P區(qū)接至電路中的最低電位，使得這些起隔離作用的pn結(jié)處于反偏狀態(tài)。采用這種隔離方法制備集成電路的平面工藝又稱為pn結(jié)隔離雙極集成電路工藝。制備集成電路采用的是p-Si晶圓。pn結(jié)隔離工藝過程包括四步，基本原理仍然是“選擇性摻雜”。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(b)pn結(jié)隔離步驟一：外延生長在p-Si襯底上外延生長一層輕摻雜的n-外延層。外延層將作為集成電路中npn晶體管的集電區(qū)。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(b)pn結(jié)隔離步驟二：氧化在外延層表面生長一層氧化層。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)SiO2(1)隔離(b)pn結(jié)隔離步驟三：光刻采用的隔離光刻版是環(huán)狀圖形。光刻后就在氧化層上刻蝕出一個環(huán)狀窗口。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(b)pn結(jié)隔離步驟三：光刻采用的隔離光刻版是環(huán)狀圖形。光刻后就在氧化層上刻蝕出一個環(huán)狀窗口。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(b)pn結(jié)隔離步驟四：隔離摻雜通過氧化層上的窗口，摻入濃度較高的三價元素（例如硼），通過“補(bǔ)償原理”，在外延層中形成p+摻雜區(qū)?？刂苝+摻雜層深度，穿透整個外延層，與p-Si襯底相連。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(b)pn結(jié)隔離步驟四：隔離摻雜通過氧化層上的窗口，摻入濃度較高的三價元素（例如硼），通過“補(bǔ)償原理”，在外延層中形成p+摻雜區(qū)?？刂苝+摻雜層深度，穿透整個外延層，與p-Si襯底相連。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(1)隔離(c)隔離墻與隔離島隔離摻雜形成的環(huán)狀p+重?fù)诫s區(qū)又稱為“隔離墻”。由于p+隔離墻與p-Si襯底相連，就將n型外延層分隔成四周以及底部被p型Si包圍的孤立區(qū)域，通常稱為“隔離島”。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)隔離墻隔離島(1)隔離(c)隔離墻與隔離島外延層中每個“隔離島”與p型隔離墻/p型襯底之間構(gòu)成pn結(jié)。如果將隔離墻連接到電路中最低點(diǎn)位，則pn結(jié)為反向偏置，呈現(xiàn)高阻特性。在不同隔離島中制備的晶體管就被反偏pn結(jié)隔離。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)隔離墻隔離島(2)npn晶體管集電區(qū)n+埋層的引入(a)作用集成電路中元器件的連接關(guān)系由芯片表面的互連線實(shí)現(xiàn)，因此集電極就必須從上表面引出。為了減小集電區(qū)串聯(lián)電阻，在生長外延層之前，增加一個低電阻率的n+型埋層摻雜，就使集電極電流沿著低電阻率的埋層通過集電區(qū)，減小了集電區(qū)串聯(lián)電阻。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(2)npn晶體管集電區(qū)n+埋層的引入(b)n+埋層的工藝實(shí)現(xiàn)顯然，只要在外延生長之前，進(jìn)行一次選擇性摻雜就可生成埋層。步驟一：氧化在p-Si襯底表面生長一層氧化層。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)SiO2(2)npn晶體管集電區(qū)n+埋層的引入(b)n+埋層的工藝實(shí)現(xiàn)步驟二：光刻采用的埋層光刻版是圖中灰色描述的矩形。圖中環(huán)狀圖形是進(jìn)行隔離光刻的版圖。埋層摻雜區(qū)域在隔離島中，對應(yīng)以后npn集電區(qū)范圍。埋層光刻后晶圓表面氧化層上刻蝕出矩形窗口。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(2)npn晶體管集電區(qū)n+埋層的引入(b)n+埋層的工藝實(shí)現(xiàn)步驟二：光刻采用的埋層光刻版是圖中灰色描述的矩形。圖中環(huán)狀圖形是進(jìn)行隔離光刻的版圖。埋層摻雜區(qū)域在隔離島中，對應(yīng)以后npn集電區(qū)范圍。埋層光刻后晶圓表面氧化層上刻蝕出矩形窗口。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(2)npn晶體管集電區(qū)n+埋層的引入3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(b)n+埋層的工藝實(shí)現(xiàn)步驟三：埋層摻雜。通過表面氧化層上的窗口，摻入濃度較高的五價元素（例如銻Sb），通過“補(bǔ)償原理”，在外延層表面形成n+埋層摻雜區(qū)。(2)npn晶體管集電區(qū)n+埋層的引入(b)n+埋層的工藝實(shí)現(xiàn)步驟三：埋層摻雜。通過表面氧化層上的窗口，摻入濃度較高的五價元素（例如銻Sb），通過“補(bǔ)償原理”，在外延層表面形成n+埋層摻雜區(qū)。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(3)元器件之間互連在npn晶體管工藝中通過淀積金屬、光刻和刻蝕工藝形成晶體管電極時，只要保留起互連作用的那部分金屬就可以同時實(shí)現(xiàn)IC內(nèi)部不同元器件之間的互連。因此集成電路中的互連要求并未對工藝過程提出任何新的要求。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)(4)集成電路中的其他元器件雙極集成電路工藝流程基本是圍繞如何保證npn晶體管特性的要求設(shè)計(jì)的。IC中的其他元器件，例如電阻、電容、pnp晶體管等，除非對其特性有特殊要求而采取部分特殊工藝措施，一般情況下，在形成npn晶體管的同時，生成IC中的其他元器件。3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)目錄1．平面工藝npn晶體管結(jié)構(gòu)3.1.2平面工藝基本流程2．npn晶體管管芯制作工藝流程3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)4．pn結(jié)隔離雙極IC工藝基本流程5．平面工藝類別劃分(1)“管芯制備”與“封裝”可以按照不同方式對集成電路進(jìn)行分類，但是其工藝流程都分為“管芯制備”與“封裝”兩個階段。按照加工過程先后順序考慮，管芯制備又稱為“前工序”；封裝又稱為“后工序”。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程針對集成電路中雙極晶體管結(jié)構(gòu)特點(diǎn)，將n+埋層生成工藝、pn結(jié)隔離墻生成工藝、以及生成BJT管芯工藝這三部分組合在一起，就構(gòu)成典型pn結(jié)隔離雙極集成電路管芯工藝流程。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程下面以圖示版圖以及對應(yīng)的管芯剖面圖為例，說明典型pn結(jié)隔離雙極集成電路管芯工藝流程。按照生成管芯結(jié)構(gòu)的工藝流程可以分為八個步驟。其中六步圍繞光刻工藝。另外兩步分別為外延生長和金屬層淀積工藝。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程制備pn結(jié)隔離雙極集成電路采用的是p-Si襯底。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(a)步驟一：生成埋層步驟一的作用是采用包括氧化、光刻、摻雜的選擇性摻雜方法，在襯底表面局部區(qū)域形成n+重?fù)诫s的埋層。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(a)步驟一：生成埋層步驟一的作用是采用包括氧化、光刻、摻雜的選擇性摻雜方法，在襯底表面局部區(qū)域形成n+重?fù)诫s的埋層。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(a)步驟一：生成埋層版圖中陰影區(qū)域圖形是埋層光刻版圖圖形。為了描述不同層次版圖圖形之間相互關(guān)系，圖中給出的是包括各個層次圖形的pn結(jié)隔離雙極集成電路晶體管版圖總圖。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程4．pn結(jié)隔離雙極IC工藝流程(b)步驟二：外延生長埋層摻雜后，除去表面氧化層，采用外延生長技術(shù)在表面生長一層輕摻雜外延層。(2)管芯制備工藝流程(b)步驟二：外延生長埋層摻雜后，除去表面氧化層，采用外延生長技術(shù)在表面生長一層輕摻雜外延層。由于外延生長是一個高溫過程，因此外延生長過程中同時出現(xiàn)襯底埋層中的五價原子向外延層的擴(kuò)散。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(c)步驟三：生成隔離墻步驟三的作用是采用選擇性摻雜方法在外延層中形成p+重?fù)诫s的隔離墻，將n-外延層分隔為多個相電學(xué)上互隔離的隔離島。n-外延層將作為npn晶體管的集電區(qū)。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(c)步驟三：生成隔離墻版圖中陰影區(qū)域圖形是隔離光刻版圖的圖形。圖中反映了隔離光刻圖形與其他層次圖形之間的相互關(guān)系。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(d)步驟四：生成基區(qū)步驟四的作用是采用選擇性摻雜方法在n-外延層隔離島中局部區(qū)域摻入三價元素原子，例如硼，形成p型基區(qū)。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(d)步驟四：生成基區(qū)版圖中陰影區(qū)域圖形是基區(qū)光刻版圖的圖形。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(e)步驟五：生成發(fā)射區(qū)步驟五的作用是采用選擇性摻雜方法在p型中局部區(qū)域摻入五價元素原子，例如磷，形成n+重?fù)诫s的發(fā)射區(qū)。同時在隨后形成集電極引線孔的位置形成n+重?fù)诫s的集電極接觸區(qū)，保證該處金屬層集電極與集電區(qū)之間形成歐姆接觸。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(e)步驟五：生成發(fā)射區(qū)版圖中陰影區(qū)域圖形是發(fā)射區(qū)光刻版圖的圖形?；鶇^(qū)范圍內(nèi)的n+摻雜區(qū)是發(fā)射區(qū)。外延層上以后形成集電極的位置也摻入n+雜質(zhì)是為了保證以后集電極為歐姆接觸。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(f)步驟六：引線孔光刻步驟六的作用是在晶體管發(fā)射區(qū)、基區(qū)、集電區(qū)位置刻蝕出與金屬層連接的窗口，以便形成電極。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程4．pn結(jié)隔離雙極IC工藝流程(f)步驟六：引線孔光刻步驟六的作用是在晶體管發(fā)射區(qū)、基區(qū)、集電區(qū)位置刻蝕出與金屬層連接的窗口，以便形成電極。(2)管芯制備工藝流程(g)步驟七：淀積金屬層步驟七的作用是在晶圓表面淀積一層金屬層，用于形成發(fā)射極、基極、集電極三個金屬電極，以及集成電路中的互連線。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(g)步驟七：淀積金屬層步驟七的作用是在晶圓表面淀積一層金屬層，用于形成發(fā)射極、基極、集電極三個金屬電極，以及集成電路中的互連線。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(h)步驟八：光刻金屬互連步驟八的作用是通過光刻形成每個器件的發(fā)射極、基極、集電極三個金屬電極，同時形成集成電路中的互連線。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(h)步驟八：光刻金屬互連步驟八的作用是通過光刻形成每個器件的發(fā)射極、基極、集電極三個金屬電極，同時形成集成電路中的互連線。4．pn結(jié)隔離雙極IC工藝流程(2)管芯制備工藝流程(h)步驟八：光刻金屬互連說明一：所示的器件版圖中未包括金屬互連光刻圖形。剖面圖中只是描述了晶體管的三個金屬電極。4．pn結(jié)隔離雙極IC工藝流程ebc(2)管芯制備工藝流程(h)步驟八：光刻金屬互連說明二：前面選擇性摻雜過程進(jìn)行的光刻以及引線孔光刻都是在氧化層上刻蝕出窗口，去除版圖圖形區(qū)域的氧化層。而互連線光刻是保留版圖圖形描述的金屬層，因此又稱為“反刻”。4．pn結(jié)隔離雙極IC工藝流程ebc(2)管芯制備工藝流程(i)總結(jié)采用P-Si為襯底材料的典型pn結(jié)隔離雙極集成電路管芯制備流程為：埋層制備（埋層氧化→埋層光刻→埋層摻雜）→外延(N型硅)→隔離墻制備（隔離氧化→隔離光刻→隔離摻雜）→基區(qū)制備（基區(qū)氧化→基區(qū)光刻→基區(qū)摻雜(B)和氧化）→發(fā)射區(qū)制備（發(fā)射區(qū)光刻→發(fā)射區(qū)摻雜(P)和氧化）→

引線孔光刻→金屬電極與互連線制備（淀積金屬化層→金屬電極以及互連線光刻）4．pn結(jié)隔離雙極IC工藝流程）(2)管芯制備工藝流程(i)總結(jié)采用P-Si為襯底材料的典型pn結(jié)隔離雙極集成電路管芯制備流程包括包括6次光刻，因此版圖中包括6個層次說明：實(shí)際生產(chǎn)中，為了保護(hù)管芯表面不受外界環(huán)境氣氛影響，制備好金屬互連線后通常再在整個管芯表面淀積一層保護(hù)材料，又稱為鈍化層。然后就需要再進(jìn)行一次刻壓焊點(diǎn)的光刻，將管芯上要與外引線相連的那一部分金屬（稱為壓焊點(diǎn)或鍵合區(qū)）上的鈍化層刻蝕掉，以便鍵合內(nèi)引線。有些類型IC生產(chǎn)中，根據(jù)產(chǎn)品設(shè)計(jì)需要，還會增加光刻次數(shù)。4．pn結(jié)隔離雙極IC工藝流程）目錄1．平面工藝npn晶體管結(jié)構(gòu)3.1.2平面工藝基本流程2．npn晶體管管芯制作工藝流程3．集成電路中npn晶體管結(jié)構(gòu)特點(diǎn)4．pn結(jié)隔離雙極IC工藝基本流程5．平面工藝類別劃分(3)集成電路“后工序”集成電路加工的后工序包括：①

中間測試（簡稱“中測”）：中測的作用是對晶片上的所有管芯進(jìn)行功能及部分直流參數(shù)的測試，并將對不合格的管芯打上標(biāo)記。4．pn結(jié)隔離雙極IC工藝流程②

劃片：用金剛刀或激光將晶圓分割成一個個管芯，并將中測時打有標(biāo)記的不合格管芯剔除掉，挑選出中測合格的管芯用于封裝。(3)集成電路“后工序”③芯片粘接：將中測合格的管芯粘在IC封裝外殼的底座上。④鍵合：用金絲或者硅鋁絲通過超聲等方法將IC管芯上的鍵合區(qū)與外殼上相應(yīng)外引線連在一起。4．pn結(jié)隔離雙極IC工藝流程(3)集成電路“后工序”⑤封帽：將管芯封在管殼中，這就是平時見到的集成電路外形。4．pn結(jié)隔離雙極IC工藝流程⑥篩選測試：對封裝好的器件進(jìn)行高溫老化和功率老化，從封裝好的產(chǎn)品中盡早剔除不可靠的電路（稱為“篩選”），再按產(chǎn)品規(guī)范要求對器件進(jìn)行全面測試，并將合格產(chǎn)品按特性分類、打印、包裝、入庫。無論是pn結(jié)隔離雙極集成電路還是集成電路中的主流工藝——CMOS工藝，工藝流程差別很大，但是涉及的工藝類型基本相同。根據(jù)工序類型的不同，可將平面工藝中的基本工藝劃分為管芯制備工藝（前工序）、組裝和封裝工藝（后工序）、以及輔助工序三類5.平面工藝類別劃分(1)前工序從原始晶片開始到中測之前的所有工序統(tǒng)稱為前工序。經(jīng)過前工序的加工，形成了半導(dǎo)體器件的核心部分：管芯，因此又將其稱為管芯工序。前工序中包括以下三類工藝。①薄膜制備工藝。包括外延、氧化、化學(xué)氣相淀積和金屬蒸發(fā)或?yàn)R射。②摻雜工藝。主要有擴(kuò)散和離子注入兩種。③圖形加工技術(shù)。包括光刻、刻蝕和制版。5.平面工藝類別劃分(2)后工序5.平面工藝類別劃分后工序是指從中測開始直到完成器件封裝測試的所有工序。后工序包括中測、劃片、芯片粘接、內(nèi)引線鍵合、封裝、篩選測試等工序。(3)輔助工序5.平面工藝類別劃分前工序和后工序是IC工藝加工流程中直接涉及的工序。為了保證工藝的順利進(jìn)行，IC生產(chǎn)中還離不開輔助工序。(3)輔助工序5.平面工藝類別劃分(a)超凈衛(wèi)生環(huán)境為了保證成品率和可靠性，防止生產(chǎn)環(huán)境中塵埃、濕氣等對IC的影響，IC生產(chǎn)必須在超凈環(huán)境下進(jìn)行。不同工序?qū)崈舳扔幸?。例如，光刻工序的潔凈程度起碼要優(yōu)于1級，即1立方英尺工作室空間的氣體中，直徑為0.5μm的塵埃平均數(shù)不得大于1個。(3)輔助工序5.平面工藝類別劃分(b)高純水、氣的制備IC生產(chǎn)中使用的水和多種氣體（如氧氣、氮?dú)?、氫氣、硅烷等）必須有很高的純度。例如生活中常用的自來水的電阻率為幾十到幾百kΩ·cm，而IC生產(chǎn)中用的必須是經(jīng)過處理的“去離子水”，其電阻率要大于15MΩ·cm。(c)掩膜版的制備提供光刻工序中使用的光刻掩膜版。(3)輔助工序5.平面工藝類別劃分(d)晶圓材料準(zhǔn)備包括拉制單晶、切片、磨片、拋光等工序，制備厚度約為0.3mm左右的晶圓片，作為IC生產(chǎn)中使用的襯底材料。目錄1．集成度與集成電路規(guī)模的劃分3.1.3集成度與工藝節(jié)點(diǎn)2．工藝節(jié)點(diǎn)的劃分3．采用不同晶圓尺寸的生產(chǎn)線1．集成度與集成電路規(guī)模的劃分集成度指單片集成電路芯片中包含的晶體管數(shù)目。集成電路發(fā)展早期，按照集成度描述的集成電路規(guī)模表征集成電路的發(fā)展水平。例如MOS數(shù)字集成電路按照集成度劃分為6個規(guī)模等級：

SSI

（SmallScaleIntegration）：小規(guī)模集成電路

MSI(MediumScaleIntegration)：中規(guī)模集成電路

LSI

(LargeScaleIntegration)：大規(guī)模集成電路

VLSI

(VeryLargeScaleIntegration)：超大規(guī)模集成電路

ULSI(UltraLargeScaleIntegration)：特大規(guī)模集成電路

GSI（GiganticScaleIntegration）：巨大規(guī)模集成電路。(1)電路規(guī)模等級的劃分1．集成度與集成電路規(guī)模的劃分(2)MOS數(shù)字集成電路的劃分MOS數(shù)字IC規(guī)模等級的劃分LSI的典型產(chǎn)品是1kRAM64kRAM則是VLSI的典型代表。隨著集成度越來越高，目前已不再強(qiáng)調(diào)規(guī)模等級，而是直接描述集成電路產(chǎn)品的集成度。(1)表征工藝水平的工藝節(jié)點(diǎn)2．工藝節(jié)點(diǎn)的劃分按照摩爾定律預(yù)測，集成電路發(fā)展的基本規(guī)律是每18個月左右集成度翻一番，即單個芯片中包含的器件數(shù)隨時間而指數(shù)增加。為了使得芯片面積不要指數(shù)增加，希望單個晶體管的面積能夠指數(shù)減小。工藝技術(shù)，特別是以“光刻”和“刻蝕”為代表的微細(xì)加工技術(shù)的發(fā)展，是實(shí)現(xiàn)這一目標(biāo)的根本技術(shù)保證。為此，按照“光刻”和“刻蝕”能夠?qū)崿F(xiàn)的最細(xì)線條和最小間距為定量參數(shù)，劃分工藝節(jié)點(diǎn)，表征工藝水平的高低(2)劃分工藝節(jié)點(diǎn)依據(jù)的參數(shù)2．工藝節(jié)點(diǎn)的劃分為了正確理解劃分工藝節(jié)點(diǎn)依據(jù)的參數(shù)，必須區(qū)分“特征尺寸(CD：CriticalDimension）”和“節(jié)距（pitch）”這兩個名詞的差別和聯(lián)系。特征尺寸CD是指能夠刻蝕的最細(xì)線條通過光刻/刻蝕工藝形成的一組均勻排列的線條中，相鄰兩根線條中心線之間的間距稱為節(jié)距pitch。一組均勻排列的線條中，節(jié)距也就是一根線條與一條間距之和。(2)劃分工藝節(jié)點(diǎn)依據(jù)的參數(shù)2．工藝節(jié)點(diǎn)的劃分如果能夠刻蝕的最細(xì)線條寬度與最小間距相同，則最細(xì)線條寬度與特征尺寸相同。最小溝道長度是最窄線條的標(biāo)志。1990s年代，最短溝道長度基本與半節(jié)距相同，都是幾百納米。(2)劃分工藝節(jié)點(diǎn)依據(jù)的參數(shù)2．工藝節(jié)點(diǎn)的劃分隨著線條更細(xì)，受到工藝的限制，不能保證制備出與最細(xì)線條寬度相同的最小間距，而是最小間距大于最細(xì)條寬。為了綜合表征最細(xì)線條和最小間距情況，規(guī)定以能夠刻蝕的最細(xì)“節(jié)距”的一半作為代表工藝水平的工藝節(jié)點(diǎn)標(biāo)志。這樣CD值將小于表征工藝節(jié)點(diǎn)的半節(jié)距值。(2)劃分工藝節(jié)點(diǎn)依據(jù)的參數(shù)2．工藝節(jié)點(diǎn)的劃分進(jìn)入2000s年代，工藝技術(shù)水平發(fā)展到深亞微米階段，特征尺寸開始明顯小于半節(jié)距，也就是說最短溝道長度明顯小于表征工藝水平的工藝節(jié)點(diǎn)值。例如，2004年工藝節(jié)點(diǎn)發(fā)展到90nm階段，最短溝道長度可以短到45nm。2007年工藝節(jié)點(diǎn)發(fā)展到45nm階段，最短溝道長度可以短到32nm。2．工藝節(jié)點(diǎn)的劃分表征工藝水平發(fā)展變化的“工藝節(jié)點(diǎn)”(3)工藝節(jié)點(diǎn)劃分方法2．工藝節(jié)點(diǎn)的劃分目前按照線條縮小使得芯片面積減小一半的要求作為劃分“工藝節(jié)點(diǎn)”的標(biāo)志，表征工藝技術(shù)的進(jìn)步如果條寬縮小為原來的0.707倍，則芯片面積減小一半，就可以保證集成度雖然翻番而芯片面積則基本不變。從2004年進(jìn)入90nm深亞微米階段以后，經(jīng)歷65nm、45nm、32nm、22nm、14nm、10nm、7nm、5

nm，目前已進(jìn)入3nm工藝節(jié)點(diǎn)階段。(3)工藝節(jié)點(diǎn)劃分方法2．工藝節(jié)點(diǎn)的劃分實(shí)例：5種不同工藝節(jié)點(diǎn)下6管SRAM中單元面積的變化3．采用不同晶圓尺寸的生產(chǎn)線按照工藝節(jié)點(diǎn)描述的工藝技術(shù)基本，保證了集成度持續(xù)指數(shù)增加。晶圓尺寸不斷增大則導(dǎo)致單片晶圓上芯片數(shù)的急劇增多，促使芯片制造行業(yè)效益明顯提升。因此芯片生產(chǎn)中采用的是多大尺寸晶圓也是表征生產(chǎn)線水平的標(biāo)志之一。目前國際上廣泛采用φ450mm/18吋晶圓。3．采用不同晶圓尺寸的生產(chǎn)線目錄1．SiO2在集成電路中的作用3.2氧化工藝2．生長SiO2的熱氧化工藝3．化學(xué)氣相淀積CVD方法4．表征氧化層質(zhì)量的工藝參數(shù)5．氧化技術(shù)面臨的挑戰(zhàn)1．SiO2在集成電路中的作用由于硼、磷、砷、銻等Ⅲ、Ⅴ族元素原子在SiO2中的擴(kuò)散速度比在硅中小得多，利用這一特性實(shí)現(xiàn)了平面工藝中的核心技術(shù)“選擇性摻雜”。只要在硅表面上生長一層SiO2，再采用光刻工藝在SiO2層中開個窗口，則高溫?cái)U(kuò)散時雜質(zhì)原子通過氧化層上的窗口直接摻入Si中。(1)重要作用一：對雜質(zhì)擴(kuò)散的掩蔽作用而雜質(zhì)在SiO2層中擴(kuò)散非常慢，一般不能擴(kuò)散通過氧化層到達(dá)硅片表面，這樣SiO2層就起到掩蔽雜質(zhì)向硅內(nèi)擴(kuò)散的作用，實(shí)現(xiàn)了選擇性摻雜。顯然，SiO2層需要一定的厚度，才能有效地起到掩蔽雜質(zhì)擴(kuò)散作用。1．SiO2在集成電路中的作用目前MOS集成電路中柵材料基本都是SiO2。隨著器件尺寸縮小，柵氧化層越薄，只有幾百?，漏電和柵氧擊穿問題越嚴(yán)重。對氧化工藝的質(zhì)量提出了更高的要求。(2)重要作用二：作為MOSFET的柵氧化層1．SiO2在集成電路中的作用①作為鈍化層：完成芯片加工后在整個芯片表面淀積一層氧化層，可以避免后工序可能帶來的雜質(zhì)沾污，減弱環(huán)境氣氛對器件的影響，相當(dāng)于使器件表面鈍化。②作為絕緣介質(zhì)：由于電阻率高達(dá)1016Ω·cm，可以作為隔離介質(zhì)以及互連層之間的絕緣介質(zhì)。③作為IC中電容的介質(zhì)。(3)其他作用2．生長SiO2的熱氧化工藝生長SiO2的方法有多種，但在IC生產(chǎn)中使用的主要有熱氧化和化學(xué)氣相淀積兩種。其中以熱氧化形成的SiO2質(zhì)量最好，是現(xiàn)代集成電路生產(chǎn)的重要基礎(chǔ)工藝之一。2．生長SiO2的熱氧化工藝硅在高溫下與含氧物質(zhì)（如氧氣、水汽）反應(yīng)生成SiO2。若氧化物質(zhì)為O2：Si＋O2＝SiO2

若氧化物質(zhì)為水汽：Si＋2H2O＝SiO2＋2H2↑(1)熱氧化原理2．生長SiO2的熱氧化工藝按照氧化物質(zhì)的不同，劃分不同的熱氧化方法：(a)氧氣氧化氧氣氧化又分為干氧氧化和濕氧氧化兩種。干氧氧化是使氧氣與Si在高溫下（例如1000～1200℃）直接反應(yīng)。濕氧氧化是使氧氣首先經(jīng)過已加熱到95℃的高純水，鼓泡后將水汽一起帶入爐內(nèi)，氧化氣氛中同時含有氧氣和水汽，在高溫下與硅反應(yīng)。(2)熱氧化方法2．生長SiO2的熱氧化工藝按照氧化物質(zhì)的不同，劃分不同的熱氧化方法：(a)氧氣氧化干氧氧化生成的SiO2膜結(jié)構(gòu)致密、干燥。光刻時與光刻膠接觸良好，但其生長速度太慢。濕氧氧化生成的SiO2膜質(zhì)量比干氧生成的略差，但還是能滿足器件對氧化層質(zhì)量的要求，且生長速度快。其缺點(diǎn)是光刻時與光刻膠接觸不良。為了取長補(bǔ)短，通常在氧化爐中依次采用干氧—濕氧—干氧的交替氧化步驟完成氧化層生長。(2)熱氧化方法2．生長SiO2的熱氧化工藝按照氧化物質(zhì)的不同，劃分不同的熱氧化方法：(b)氫氧合成氧化將純H2（純度為99.9999%）和純O2（純度為99.99%）直接通入石英管內(nèi)，使之在一定溫度下燃燒成水：2H2＋O2＝2H2O水在高溫下汽化后與硅反應(yīng)生成SiO2。氫氧合成氧化的氧化層生長速度比濕氧快，而且生成的氧化膜質(zhì)量好、純度高，可用于對氧化膜質(zhì)量要求較高的場合。(2)熱氧化方法目錄1．SiO2在集成電路中的作用3.2氧化工藝2．生長SiO2的熱氧化工藝3．化學(xué)氣相淀積CVD方法4．表征氧化層質(zhì)量的工藝參數(shù)5．氧化技術(shù)面臨的挑戰(zhàn)3.化學(xué)氣相淀積CVD方法化學(xué)汽相淀積（CVD：ChemicalVaporDeposition）使一種或數(shù)種物質(zhì)的氣體以某種方式激活后在襯底表面處發(fā)生化學(xué)反應(yīng)，淀積固體薄膜。形成SiO2時，主要是采用硅烷(SiH4)與氧反應(yīng)：

SiH4＋2O2→SiO2＋2H2O還可用CVD淀積芯片制備中需要的多種薄膜，如多晶硅、氮化硅、金屬(鎢、鉬)層等。(1)基本原理3.化學(xué)氣相淀積CVD方法(a)常壓化學(xué)氣相淀積（簡記為APCVD）系統(tǒng)中氣相壓強(qiáng)約為一個大氣壓，通常反應(yīng)溫度為800～1000℃。(b)低壓化學(xué)氣相淀積（簡記為LPCVD）系統(tǒng)中氣相壓強(qiáng)從1×105Pa減為約1×102Pa，最大特點(diǎn)是產(chǎn)量大、膜厚均勻性好。反應(yīng)溫度為600～700℃，比常壓化學(xué)氣相淀積的低。(2)常用的CVD方法3.化學(xué)氣相淀積CVD方法(c)等離子體化學(xué)氣相淀積（簡記為PECVD）在APCVD和LPCVD中，氣相反應(yīng)激活能只能來自加熱。而在PECVD系統(tǒng)中對低壓氣體施加射頻電場，能提供氣相反應(yīng)所需的激活能，這就使PECVD淀積溫度得到進(jìn)一步降低，一般為200～400℃。說明：集成電路生產(chǎn)中，氮化硅在鈍化、掩膜、絕緣介質(zhì)膜等方面得到廣泛應(yīng)用。用做鈍化膜的氮化硅需要在較低溫度下進(jìn)行，大多采用PECVD方法：采用氮?dú)猓?/p>

2SiH4＋N2→2SiNH＋3H2或者采用NH2：

SiH4＋NH2→SiNH＋3H2(2)常用的CVD方法4．表征氧化層質(zhì)量的工藝參數(shù)生產(chǎn)中在完成氧化后，主要從下述四方面檢查氧化層的質(zhì)量。(a)表觀檢查用肉眼或顯微鏡觀察檢查檢查氧化層顏色是否均勻（反映膜厚均勻情況），表面有無斑點(diǎn)、裂紋、白霧等。(b)氧化層厚度檢查SiO2層膜厚是否合適直接影響其作用效果。目前常用的測量方法是普通物理中介紹的干涉法。若要求精確測量，可用橢圓偏振光法，測量精度優(yōu)于10?4．表征氧化層質(zhì)量的工藝參數(shù)(c)氧化層中針孔密度的檢查若氧化層含有較多針孔，將破壞其絕緣性能和掩蔽雜質(zhì)擴(kuò)散的能力。目前已發(fā)展了多種檢查是否存在針孔以及測量針孔密度的方法。(d)SiO2中可動電荷密度、界面態(tài)密度等表面參數(shù)的測定氧化層中可動電荷和界面態(tài)密度的高低將影響晶體管的漏電和MOS器件的閾值電壓，通常采用專門的C-V技術(shù)測試5．氧化技術(shù)面臨的挑戰(zhàn)隨著MOS器件尺寸的縮小，柵面積隨之減小。到45nm工藝節(jié)點(diǎn)，為了保證MOS柵電容能夠保持有效控制器件漏源薄柵氧電流要求的電容數(shù)值，需要柵氧化層厚度隨之減小到2nm。薄柵氧帶來的下述問題嚴(yán)重制約了柵氧化層尺寸的進(jìn)一步縮小

：

●

隧穿導(dǎo)致的泄漏電流過大；

●

氧化工藝很難控制極薄柵氧化層中的缺陷。(1)薄柵氧面臨的問題5．氧化技術(shù)面臨的挑戰(zhàn)采用高k介質(zhì)材料作為柵介質(zhì)，就可以在保持柵電容值相同的情況下使柵介質(zhì)層具有較厚的物理層厚度，因而可以減小介質(zhì)中的電場以及和缺陷有關(guān)的工藝技術(shù)問題?？蛇x用的高k介質(zhì)材料有：Al2O3、HfO2、TiO2等。

除了TiO2以外，這些材料的介電常數(shù)在9～30范圍，TiO2的介電常數(shù)甚至大于80。

由于二氧化硅的介電常數(shù)K(SiO2)＝3.9，因此，只需將高k柵介質(zhì)的厚度控制到10nm左右，就可以等效為1nm薄柵氧化層的作用，有效改善柵極漏電流問題。(2)高k介質(zhì)的應(yīng)用目錄1．光刻與刻蝕3.3光刻與刻蝕工藝2．光刻與刻蝕工藝過程3．表征光刻水平的參數(shù)4．光刻工藝面臨的挑戰(zhàn)與技術(shù)進(jìn)步1．光刻與刻蝕(1)光刻與刻蝕的作用(a)光刻通過光化學(xué)反應(yīng)，將光刻版上的圖形轉(zhuǎn)移到光刻膠上。(b)刻蝕通過腐蝕，將光刻膠上圖形完整地轉(zhuǎn)移到Si片上。(c)光刻與刻蝕的作用通過光刻和刻蝕工藝實(shí)現(xiàn)的選擇摻雜是平面工藝的基礎(chǔ)。表征集成電路工藝水平高低的工藝節(jié)點(diǎn)劃分也主要取決于光刻和刻蝕工藝能夠生成多細(xì)的線條以及多窄的間距。1．光刻與刻蝕(1)光刻與刻蝕的作用說明：集成電路發(fā)展早期，刻蝕作為光刻工藝過程中的一步，通常稱為光刻工序。隨著工藝技術(shù)的發(fā)展以及光刻與刻蝕對集成電路制備所起的越來越關(guān)鍵的作用，目前劃分集成電路制造流程時將光刻與刻蝕劃為兩個單獨(dú)的工序。有時又分別稱為“光刻曝光”與“刻蝕”1．光刻與刻蝕(2)光刻基本原理光刻原理與傳統(tǒng)的洗像原理相同：通過光照使得光敏的光刻膠發(fā)生光化學(xué)反應(yīng)，結(jié)合刻蝕方法在各種薄膜上(如SiO2等絕緣膜和各種金屬膜)制備出合乎要求的圖形，以實(shí)現(xiàn)選擇摻雜、形成金屬電極和布線等目的。光刻版2．光刻與刻蝕工藝過程下面以SiO2層為例，采用常規(guī)光刻和刻蝕工藝刻蝕出一定形狀的窗口，說明工藝的基本過程。刻蝕出窗口(1)涂敷光刻膠（涂膠）與前烘將表面已生長有SiO2薄膜的硅片吸附在均膠臺上，再將光刻膠滴在硅片上，然后使硅片高速自旋轉(zhuǎn)轉(zhuǎn)，在離心力和膠表面張力共同作用下，在硅片表面形成一層厚度一定而且均勻的膠層。涂膠后將涂好膠的硅片放于70℃左右溫度下烘幾分鐘，使光刻膠中溶劑緩慢、充分地?fù)]發(fā)掉，保持光刻膠干燥，稱之為“前烘”。前烘方法可采用紅外線加熱或熱板。2．光刻與刻蝕工藝過程(1)涂敷光刻膠（涂膠）與前烘說明：關(guān)于“正膠”與“負(fù)膠”光刻膠是一種高分子有機(jī)化合物，受特定波長光線的照射后，光刻膠的化學(xué)結(jié)構(gòu)將發(fā)生變化。如果在顯影時膠層中受光照的區(qū)域膠被保留，未爆光的膠被除去，則稱之為負(fù)性膠。本例中在氧化層上刻蝕一個窗口，因此應(yīng)該采用負(fù)性膠。反之，如果光刻膠受光照的區(qū)域在顯影時容易除去，稱之為正性膠?？涛g金屬互連線時，需保留版圖上圖形對應(yīng)的金屬層，應(yīng)采用正性膠。2．光刻與刻蝕工藝過程(2)曝光2．光刻與刻蝕工藝過程將光刻版（又稱為掩膜版）放在光刻膠層上，然后用一定波長的紫外光照射。(2)曝光2．光刻與刻蝕工藝過程將光刻版（又稱為掩膜版）放在光刻膠層上，然后用一定波長的紫外光照射。光刻版上沒有圖形的部分為透明區(qū)域，紫外光透過這部分區(qū)域照射到光刻膠層，使光刻膠發(fā)生光化學(xué)反應(yīng)。(2)曝光2．光刻與刻蝕工藝過程若不是第一次光刻圖形，應(yīng)保證本次光刻圖形與硅片上已有的前幾次光刻圖形間的套準(zhǔn)因此這步操作又稱為對準(zhǔn)曝光。(3)顯影經(jīng)過爆光后的光刻膠中受到光照的部分因發(fā)生光化學(xué)反應(yīng)，大大地改變了這部分光刻膠在顯影液中的溶解度。對采用負(fù)性膠的情況，未受光照的那部分光刻膠在顯影中被溶解掉，這樣掩膜版上的圖形就轉(zhuǎn)移到了光刻膠層上。2．光刻與刻蝕工藝過程(3)顯影經(jīng)過爆光后的光刻膠中受到光照的部分因發(fā)生光化學(xué)反應(yīng)，大大地改變了這部分光刻膠在顯影液中的溶解度。對采用負(fù)性膠的情況，未受光照的那部分光刻膠在顯影中被溶解掉，這樣掩膜版上的圖形就轉(zhuǎn)移到了光刻膠層上。2．光刻與刻蝕工藝過程(4)堅(jiān)膜與腐蝕為了去除顯影后膠層內(nèi)殘留的溶劑，使顯影后的膠膜進(jìn)一步變硬并使其與SiO2層更好地黏附，增強(qiáng)其耐腐蝕性能，將顯影后的硅片放在150～200℃溫度下烘焙20～40min，稱之為“堅(jiān)膜”。堅(jiān)膜后，對硅片進(jìn)行腐蝕處理。由于在SiO2層上方留下的膠膜具有抗腐蝕性能，所以腐蝕時只是將沒有膠膜保護(hù)的二氧化硅部分腐蝕掉，這樣掩膜版上的圖形就轉(zhuǎn)移到了二氧化硅層上，在氧化層上刻蝕出窗口。2．光刻與刻蝕工藝過程(4)堅(jiān)膜與腐蝕為了去除顯影后膠層內(nèi)殘留的溶劑，使顯影后的膠膜進(jìn)一步變硬并使其與SiO2層更好地黏附，增強(qiáng)其耐腐蝕性能，將顯影后的硅片放在150～200℃溫度下烘焙20～40min，稱之為“堅(jiān)膜”。堅(jiān)膜后，對硅片進(jìn)行腐蝕處理。由于在SiO2層上方留下的膠膜具有抗腐蝕性能，所以腐蝕時只是將沒有膠膜保護(hù)的二氧化硅部分腐蝕掉，這樣掩膜版上的圖形就轉(zhuǎn)移到了二氧化硅層上，在氧化層上刻蝕出窗口。2．光刻與刻蝕工藝過程(5)去膠腐蝕完成后，就在SiO2層上刻蝕出需要的圖形，這時再采用去膠方法去除掉留在SiO2層上的膠層。2．光刻與刻蝕工藝過程(5)去膠腐蝕完成后，就在SiO2層上刻蝕出需要的圖形，這時再采用去膠方法去除掉留在SiO2層上的膠層。去膠分濕法和干法兩種。2．光刻與刻蝕工藝過程對非金屬膜（如SiO2、多晶硅、氮化硅）上的膠層一般用硫酸去膠。硫酸可使膠層氧化、溶于硫酸中。金屬膜（如鋁、鉻等）上的膠層一般用專門的有機(jī)去膠劑。這些去膠劑對金屬鋁等無腐蝕作用。干法去膠與離子干法腐蝕原理一樣，只是所用氣體腐蝕劑為氧氣。目錄1．光刻與刻蝕的作用3.3光刻與刻蝕工藝2．光刻與刻蝕工藝過程3．表征光刻水平的參數(shù)4．光刻工藝面臨的挑戰(zhàn)與技術(shù)進(jìn)步(1)特征尺寸與工藝節(jié)點(diǎn)3．表征光刻水平的參數(shù)集成電路早期，將能夠刻蝕的最細(xì)線條作為表征光刻水平的表征參數(shù)，稱之為特征參數(shù)CD（CriticalDimension）。(1)特征尺寸與工藝節(jié)點(diǎn)但是，進(jìn)入2000s年代，工藝技術(shù)水平發(fā)展到深亞微米階段，最窄間距明顯大于最細(xì)線條。為了綜合表征最細(xì)線條和最小間距情況，借用齒輪中“節(jié)距(pitch)”一詞，將一組均勻排列的線條中，相鄰兩根線條中心線之間的間距稱為節(jié)距。并且將刻蝕的最細(xì)“節(jié)距”的一半作為代表工藝水平的工藝節(jié)點(diǎn)標(biāo)志。3．表征光刻水平的參數(shù)(1)特征尺寸與工藝節(jié)點(diǎn)3．表征光刻水平的參數(shù)顯然，一組均勻排列的線條中，節(jié)距也是一根線條與一條間距之和。由于深亞微米階段最窄間距明顯大于最細(xì)線條，特征尺寸明顯小于半節(jié)距。例如，2007年工藝節(jié)點(diǎn)發(fā)展到45nm階段，最短溝道長度可以短到32nm。目前以工藝節(jié)點(diǎn)作為表征工藝水平的標(biāo)志。描述器件結(jié)構(gòu)時，例如說明最小溝道長度時，將要采用特征尺寸。3．表征光刻水平的參數(shù)表征工藝水平發(fā)展變化的“工藝節(jié)點(diǎn)”(2)套刻精度3．表征光刻水平的參數(shù)套刻精度高低描述了不同層次圖形之間的對準(zhǔn)誤差情況。集成電路制造過程包括多次與光刻相關(guān)的工序，由各次光刻采用的版圖圖形共同確定了器件結(jié)構(gòu)，因此要求每次光刻圖形必須與前面已刻蝕的圖形對準(zhǔn)。但是每次光刻之間的對準(zhǔn)必然存在誤差，因此版圖設(shè)計(jì)中必須預(yù)留套刻間距。必須預(yù)留的套刻間距取決于光刻機(jī)的對準(zhǔn)精度，也就成為表征光刻水平高低的一個參數(shù)。(3)光刻缺陷3．表征光刻水平的參數(shù)生產(chǎn)中常見的光刻缺陷包括：窗口未刻蝕干凈，存在“小島”保留的氧化層上出現(xiàn)“針孔”互連線條不平整，局部變窄……光刻工藝過程以及光刻采用的光刻版存在缺陷都可能導(dǎo)致光刻缺陷。(3)光刻缺陷3．表征光刻水平的參數(shù)集成電路管芯成品率與多種因素有關(guān)，但光刻后圖形的成品率是決定產(chǎn)品總成品率的重要因素。例如，若每次光刻產(chǎn)生的圖形成品率為99%，如果一共進(jìn)行20次光刻，則管芯圖形總成品率只為(99%)25

≈74%當(dāng)然，最后集成電路管芯成品率比圖形成品率還要低。因此光刻缺陷也是表征光刻水平的一個重要參數(shù)

。目錄1．光刻與刻蝕的作用3.3光刻與刻蝕工藝2．光刻與刻蝕工藝過程3．表征光刻水平的參數(shù)4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步到目前為止，集成電路仍然按照摩爾定律發(fā)展，即大約每18個月單片芯片上的元件數(shù)（集成度）翻一番。集成度的翻番得益于芯片上單個元器件面積的減半，其中關(guān)鍵技術(shù)是光刻工藝能夠刻蝕出的線條不斷減小。如果采用表征工藝水平的“工藝節(jié)點(diǎn)”描述，1960s年代為幾微米工藝水平，而目前已發(fā)展為幾納米水平。隨著集成度的進(jìn)一步增大，需要刻蝕的最細(xì)線條將更窄，這就對光刻和刻蝕提出了新的挑戰(zhàn)。可以說，光刻和刻蝕工藝能夠形成多細(xì)的線條是決定集成電路集成度的關(guān)鍵。目前需要從對準(zhǔn)曝光和刻蝕兩方面解決出現(xiàn)的關(guān)鍵技術(shù)問題。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(a)光刻最細(xì)線條的技術(shù)途徑根據(jù)光學(xué)理論中的瑞利定律，光刻系統(tǒng)所能分辨和加工的最小線條尺寸，又稱為特征尺寸CD（CriticalDimension）與采用的曝光光源波長λ成正比，與光學(xué)系統(tǒng)的數(shù)值孔徑NA（NumericalAperture）成反比：CD=k1*λ/NA式中k1是瑞利常數(shù)，是光刻系統(tǒng)中工藝和材料的一個相關(guān)系數(shù)。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(a)光刻最細(xì)線條的技術(shù)途徑CD=k1*λ/NA光刻最細(xì)線條的技術(shù)途徑是：①減小曝光源的波長λ是制備微細(xì)線條的關(guān)鍵因素。②改進(jìn)光學(xué)系統(tǒng)，提高數(shù)值孔徑NA。③改進(jìn)曝光工藝以及相關(guān)材料，提高瑞利常數(shù)k1。光刻技術(shù)發(fā)展過程的核心問題就是不斷采用波長更短的光源，并研發(fā)適用的光刻機(jī)以及配套的光刻膠，同時改進(jìn)曝光工藝。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(b)曝光源波長對CD的關(guān)鍵作用光刻機(jī)的演進(jìn)過程是隨著光源改進(jìn)和工藝創(chuàng)新而不斷發(fā)展的。伴隨工藝節(jié)點(diǎn)從微米發(fā)展到納米水平，曝光源分為5代：g線、i線、KrF、ArF、EUV。①1980s年代，廣泛采用波長為436nm的g線紫外光作為光刻光源，滿足微米水平工藝節(jié)點(diǎn)的光刻工藝要求。②1990s年代前半期，工藝節(jié)點(diǎn)為亞微米水平，廣泛采用波長為365nm的i線紫外光作為光刻光源，滿足了光刻工藝需求。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(b)曝光源波長對CD的關(guān)鍵作用③1990s年代后半期，工藝發(fā)展到0.25μm工藝節(jié)點(diǎn)，采用波長為248nm的紫外光（氟化氪KrF準(zhǔn)分子激光）作為光刻光源。④2000s年代，工藝發(fā)展到90nm工藝節(jié)點(diǎn)，開始采用波長為193nm的紫外光（氟化氬ArF準(zhǔn)分子激光）作為光刻光源。結(jié)合采用其他技術(shù)，包括浸入式光刻技術(shù)、二次曝光技術(shù)等，193nm光刻技術(shù)可以應(yīng)用于10nm和7nm工藝節(jié)點(diǎn)。248nm、193nm波長統(tǒng)稱為深紫外（DUV：DeepUltravioletLithography）。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(b)曝光源波長對CD的關(guān)鍵作用⑤極深紫外線（EUV：ExtremeUltravioletLithography）技術(shù)，利用激光激發(fā)等離子來發(fā)射EUV光子，光源的波長為13.5納米。進(jìn)入5nm工藝節(jié)點(diǎn)，只能采用EUV光刻技術(shù)。EUV光刻技術(shù)可望繼續(xù)用于3nm甚至1nm工藝節(jié)點(diǎn)。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(b)曝光源波長對CD的關(guān)鍵作用⑥電子束投影光刻、離子束投影光刻、X射線光刻。從原理考慮，電子束、離子束、X射線波長可以短到只有幾納米甚至更短，在光刻細(xì)線條方面更具有優(yōu)勢。但是從工藝考慮尚不適用于大批量工業(yè)生產(chǎn)，只能用于技術(shù)研究或者有特定要求的特殊場合。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(c)增大數(shù)值孔徑的技術(shù)途徑按照光學(xué)原理，NA=nsinθ其中，n表示在像空間的折射率，θ表示物鏡在像空間的最大半張角增大數(shù)值孔徑NA的技術(shù)途徑是：①增大物鏡在像空間的最大半張角，就要求增大鏡頭的直徑。鏡頭尺寸越大，結(jié)構(gòu)也就越復(fù)雜，制造難度也就越大。目前先進(jìn)光刻機(jī)中采用的巨型鏡頭組直徑超過半米、重量達(dá)到半噸。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(c)增大數(shù)值孔徑的技術(shù)途徑按照光學(xué)原理，NA=nsinθ②

采用浸沒式光刻技術(shù)。通常情況下，曝光時光刻透鏡與光刻膠之間是空氣，n=1，因此NA的極限為NA=1.0。在浸沒式光刻中，光刻鏡頭與光刻膠之間是折射率n大于1的純水或者其他特定液體。例如，若光源波長為193nm深紫外光，水的折射率為1.44，使得數(shù)值孔徑NA擴(kuò)大1.44倍，等效為采用了波長為134nm的更短波長紫外光。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(d)設(shè)備與材料的改進(jìn)隨著曝光波長越來越短，對光刻機(jī)和光刻膠的設(shè)計(jì)和使用帶來了前所未有的挑戰(zhàn)。必須為光刻機(jī)重新設(shè)計(jì)新的光路系統(tǒng)，采用新的光源。在3nm甚至1nm工藝節(jié)點(diǎn)能夠繼續(xù)使用EUV光刻技術(shù)的關(guān)鍵是研究開發(fā)適用的光刻膠。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(e)工藝技術(shù)的改進(jìn)為了制備越來越細(xì)的線條，除了在光源波長、光刻機(jī)設(shè)備、光刻膠材料等方面進(jìn)行重大改進(jìn)外，光刻工藝技術(shù)的改進(jìn)也是不可忽視的因素。例如，正是配合采用浸沒式光刻技術(shù)和兩次曝光技術(shù)，波長為193nm的深紫外光刻可用延續(xù)應(yīng)用到7nm工藝節(jié)點(diǎn)。(1)對準(zhǔn)曝光工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(e)工藝技術(shù)的改進(jìn)目前適用的曝光工藝技術(shù)改進(jìn)有：①雙重光刻：通過兩次光刻使得條寬減半，分辨率翻番。②光學(xué)臨近修正（OPC：Opticalproximitycorrection）：利用臨近的小圖形像來修正圖形畸變。③移相掩膜（PSM：Phase-ShiftingMask）：不改變常規(guī)光刻工藝中的光學(xué)系統(tǒng)，只是改變掩膜結(jié)構(gòu)，調(diào)整透過掩膜版窗口的光的相位就可以得到比普通掩膜版高得多的圖形分辨率。(2)刻蝕工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(a)刻蝕工藝技術(shù)的改進(jìn)①濕法刻蝕在集成電路發(fā)展的早期階段，基本都是采用濕法腐蝕，將硅片放在專門配制的腐蝕液中進(jìn)行腐蝕。根據(jù)被腐蝕膜層材料的不同（如SiO2、不同金屬、多晶硅等），采用不同配方的腐蝕液。此法所用設(shè)備簡單，操作方便，生產(chǎn)效率高，是一般集成電路生產(chǎn)中常用的腐蝕方法。(2)刻蝕工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(a)刻蝕工藝技術(shù)的改進(jìn)①濕法刻蝕但是濕法刻蝕特有的各向同性刻蝕的性質(zhì)，嚴(yán)重地阻礙了其在高密度IC制造中的應(yīng)用。目前具有各向異性刻蝕特性的干法刻蝕，基本完全取代了濕法刻蝕。濕法刻蝕干法刻蝕(2)刻蝕工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(a)刻蝕工藝技術(shù)的改進(jìn)②

干法刻蝕-等離子體刻蝕等離子被稱作物質(zhì)的第四態(tài)，是一種包含有電子、離子、中性的原子和/或分子的放電氣體。等離子體刻蝕的原理是一種或多種氣體原子或分子混合于反應(yīng)腔室中，在外部能量作用下（如射頻、微波等）形成等離子體活性粒子，在刻蝕材料的表面積累，與被刻蝕材料間發(fā)生化學(xué)和/或者物理反應(yīng)，生成易揮發(fā)的副產(chǎn)物，從表面釋放出來被抽走。(2)刻蝕工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(b)刻蝕工藝面臨的挑戰(zhàn)隨著工藝水平的提高，除了要求控制干法刻蝕的刻蝕速率、選擇性、終點(diǎn)探測、關(guān)鍵尺寸（CD）等參數(shù)外，在深寬比以及均勻性方面更是提出了新的挑戰(zhàn)。①芯片中元器件尺寸小型化過程中，橫向尺寸（例如CD尺寸）縮小趨勢比縱向尺寸（例如溝槽深度、通孔厚度）快得多，導(dǎo)致干法刻蝕的深寬比從早期的幾比一提高到要求超過三十比一

同時要求形成近似為垂直的內(nèi)壁。(2)刻蝕工藝的技術(shù)進(jìn)步4．光刻面臨的挑戰(zhàn)與技術(shù)進(jìn)步(b)刻蝕工藝面臨的挑戰(zhàn)②隨著晶圓尺寸的從早期6英寸增大到目前18英寸，如此大范圍內(nèi)保證刻蝕的均勻性（例如CD尺寸不均勻性應(yīng)小于1nm）也是新的挑戰(zhàn)。為此要求對刻蝕設(shè)備工作室結(jié)構(gòu)、氣體選擇、平均自由程長并且密度高的等離子流的生成與控制、刻蝕工藝條件（包括偏置電壓、腔室壓力和晶圓溫度）等進(jìn)行優(yōu)化控制，滿足高深寬比以及大面積晶圓范圍均勻性的高水平要求。目錄1．?dāng)U散摻雜原理與特點(diǎn)3.4擴(kuò)散摻雜工藝2．常用擴(kuò)散摻雜方法3．?dāng)U散摻雜工藝的表征參數(shù)4．?dāng)U散工藝與集成電路設(shè)計(jì)的關(guān)系1．?dāng)U散摻雜原理與特點(diǎn)(1)擴(kuò)散現(xiàn)象擴(kuò)散是一種常見的自然現(xiàn)象。由于熱運(yùn)動，任何物質(zhì)都有一種從濃度高處向濃度低處運(yùn)動，使其趨于均勻分布的趨勢，稱之為擴(kuò)散現(xiàn)象。若雜質(zhì)分布不均勻，由擴(kuò)散運(yùn)動形成的雜質(zhì)擴(kuò)散流FD與濃度梯度成正比：式中，N為雜質(zhì)濃度；D為雜質(zhì)的擴(kuò)散系數(shù)。室溫下氣體擴(kuò)散現(xiàn)象就很明顯。液體中也能觀察到擴(kuò)散現(xiàn)象。而在固體中室溫下的擴(kuò)散現(xiàn)象幾乎可以忽略不計(jì)。1．?dāng)U散摻雜原理與特點(diǎn)(2)擴(kuò)散摻雜原理反映擴(kuò)散快慢的擴(kuò)散系數(shù)與溫度之間的關(guān)系為溫度升高時擴(kuò)散系數(shù)迅速增加。生產(chǎn)中一般在1000～