電子設(shè)計(jì)自動化技術(shù)

VHDL語言結(jié)構(gòu)體的描述方法結(jié)構(gòu)體的一般語言格式ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS[說明語句]BEGIN[功能描述語句]END結(jié)構(gòu)體名;結(jié)構(gòu)體三種描述方法行為描述(behavioral)數(shù)據(jù)流描述(dataflow)結(jié)構(gòu)化描述(structural)功能描述語句進(jìn)程語句信號賦值語句子程序調(diào)用語句元件例化語句結(jié)構(gòu)體－－行為描述行為描述是高層次描述方式，它只描述輸入與輸出之間的邏輯轉(zhuǎn)換關(guān)系，而不涉及具體邏輯電路結(jié)構(gòu)等信息。主要用于系統(tǒng)數(shù)學(xué)模型的仿真或系統(tǒng)工作原理的仿真。故其大量采用的算術(shù)運(yùn)算、關(guān)系運(yùn)算、慣性延時(shí)、傳輸延時(shí)等描述方式是難于或不能進(jìn)行邏輯綜合的。行為描述：一般采用進(jìn)程語句（PROCESS）描述高層次的功能描述，不必考慮在具體電路是怎樣實(shí)現(xiàn)的。Architecturebehavioralofeqcomp4isbegincomp:process(a,b)

begin ifa=bthen equal<=‘1’; else equal<=‘0’; endif;

endprocesscomp;endbehavioral;結(jié)構(gòu)體－－數(shù)據(jù)流描述數(shù)據(jù)流描述：也稱寄存器（RTL）描述方式，明確描述了數(shù)據(jù)信號的流動路徑、流動方向和流動結(jié)果。它采用類似于布爾方程的并行信號賦值語句進(jìn)行描述?？梢悦枋鰰r(shí)序電路，也可描述組合電路。是完全能夠進(jìn)行邏輯綜合的描述方式。當(dāng)a和b的寬度發(fā)生變化時(shí)，需要修改設(shè)計(jì)，當(dāng)寬度過大時(shí)，設(shè)計(jì)非常繁瑣布爾方程描述Architecturedataflow2ofeqcomp4is

beginequal<= not(a(0)xorb(0))and not(a(1)xorb(1))and not(a(2)xorb(2))and not(a(3)xorb(3));enddataflow2;結(jié)構(gòu)體－－結(jié)構(gòu)化描述結(jié)構(gòu)化描述：復(fù)雜數(shù)字邏輯系統(tǒng)的層次化設(shè)計(jì)法。設(shè)計(jì)中，高層次的設(shè)計(jì)模塊調(diào)用低層次的設(shè)計(jì)模塊，或直接用門電設(shè)計(jì)單元來設(shè)計(jì)一復(fù)雜的邏輯電路。它采用元件例化語句或生成語句進(jìn)行設(shè)計(jì)。使用格式: 先聲明元件： Component元件名[IS] [Port（端口說明）] EndComponent; 后元件例化： 例化名:元件名PortMap（端口映射）元件例化語句元件例化時(shí)端口映射方式1：位置對應(yīng)方式

元件標(biāo)號：元件名

PortMap（信號1,信號2,…）;architecture

struct

ofeqcomp4isCOMPONENTXNOR2

PORT(A,B:INSTD_LOGIC; C:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTand4

PORT(a,b,c,d:INSTD_LOGIC;

q:OUTSTD_LOGIC);ENDCOMPONENT;

SIGNALX:STD_LOGIC_VECTOR(0TO3);beginU0:xnor2portmap(a(0),b(0),x(0));U1:xnor2portmap(a(1),b(1),x(1));U2:xnor2portmap(a(2),b(2),x(2));U3:xnor2portmap(a(3),b(3),x(3));U4:and4portmap(x(0),x(1),x(2),x(3),equal);end

struct;元件例化時(shí)端口映射方式1：名字直接對應(yīng)元件標(biāo)號：元件名PortMap（信號A=>信號A1,信號B=>信號B1,…）;architecturestructofeqcomp4isCOMPONENTXNOR2 PORT(A,B:INSTD_LOGIC; C:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTand4

PORT(a,b,c,d:INSTD_LOGIC;

q:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALX:STD_LOGIC_VECTOR(0TO3);beginU0:xnor2portmap(A=>a(0),B=>b(0),C=>x(0));U1:xnor2portmap(B=>b(1),A=>a(1),C=>x(1));U2:xnor2portmap(A=>a(2),B=>b(2),C=>x(2));U3:xnor2portmap(A=>a(3),B=>b(3),C=>x(3));U4:and4portap(a=>x(0),b=>x(1),c=>x(2),d=>x(3),q=>equal);endstruct;三種描述方式的比較描述方式優(yōu)點(diǎn)缺點(diǎn)適用場合結(jié)構(gòu)化描述連接關(guān)系清晰，電路模塊化清晰繁瑣、復(fù)雜層次化設(shè)計(jì)數(shù)據(jù)流描述布爾函數(shù)定義明白邏輯方程難以獲得小門數(shù)設(shè)計(jì)行為描述邏輯關(guān)系描述清晰不一定能綜合系統(tǒng)建模、復(fù)雜的電路進(jìn)程語句（process）Process語句的格式為：

[進(jìn)程標(biāo)號:]

Process

[(敏感信號列表)]

[變量聲明]Begin順序語句；EndProcess

[進(jìn)程標(biāo)號];敏感表(Sensitivitylist)包括進(jìn)程的一些信號，當(dāng)敏感表中的某個(gè)信號變化時(shí)進(jìn)程才被激活，進(jìn)程內(nèi)的順序語句被執(zhí)行。當(dāng)進(jìn)程結(jié)束時(shí)，進(jìn)程內(nèi)的輸出信號值被更新，進(jìn)程進(jìn)入等待（睡眠）狀態(tài)，直到敏感表中的某一信號再次發(fā)生變化，進(jìn)程被再次激活執(zhí)行。

方案一architecturem2ofexamleisbeginA:Process（a,b）

begin c<=aandb; d<=aorb;

endprocessA;endm2;方案二architecturem2ofexamleisbeginA:Process（a,b）

begin c<=aandb;

endprocessA;B:Process（a,b）

begin d<=aorb;

endprocessB;endm2;子程序子程序是在主程序調(diào)用它以后能將結(jié)果返回主程序的程序模塊，它可以反復(fù)調(diào)用，方便程序設(shè)計(jì)。VHDL子程序模塊，由順序語句構(gòu)成。每調(diào)用一次子程序都意味著增加了一個(gè)硬件電路模塊，因此，在實(shí)際使用時(shí)，要密切關(guān)注和嚴(yán)格控制子程序的調(diào)用次數(shù)。子程序通常放在程序包中。

子程序有兩種類型：過程（Procedure）和函數(shù)（Function）。程序包程序包的格式：

PACKAGE包集合名IS [說明語句] END包集合名;

PACKAGEBODY包集合名IS [說明語句] END包集合名；定義子程序?qū)崿F(xiàn)子程序包集合標(biāo)題包集合體

函數(shù)(Function)Function函數(shù)名（參數(shù)表）Return數(shù)據(jù)類型Function函數(shù)名（參數(shù)表）Return數(shù)據(jù)類型IS

說明部分Begin

順序語句ENDFunction函數(shù)名；函數(shù)首在程序包標(biāo)題中定義函數(shù)體在程序包體中定義LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;PACKAGEhanshuIS--定義程序包

FUNCTIONmax(a,b:INSTD_LOGIC_VECTOR)--定義函數(shù)首

RETURNSTD_LOGIC_VECTOR;FUNCTIONfunc1(a,b,c:REAL)--定義函數(shù)首

RETURNREAL;FUNCTION"*"(a,b:INTEGER)--定義函數(shù)首

RETURNINTEGER;END;PACKAGEBODYhanshuISFUNCTIONmax(a,b:INSTD_LOGIC_VECTOR)--定義函數(shù)體

RETURNSTD_LOGIC_VECTORISBEGINIFa>bTHENRETURNa;ELSERETURNb;ENDIF;ENDFUNCTIONmax;--結(jié)束FUNCTION語句END;--結(jié)束PACKAGEBODY語句

函數(shù)定義實(shí)例LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEWORK.hanshu.ALL;ENTITYaxampISPORT(dat1,dat2:INSTD_LOGIC_VECTOR(3DOWNTO0);dat3,dat4:INSTD_LOGIC_VECTOR(3DOWNTO0);out1,out2:OUTSTD_LOGIC_VECTOR(3DOWNTO0));END;ARCHITECTUREbhvOFaxampISBEGINout1<=max(dat1,dat2);--用在賦值語句中的并行函數(shù)調(diào)用語句

PROCESS(dat3,dat4)BEGINout2<=max(dat3,dat4);--順序函數(shù)調(diào)用語句

ENDPROCESS;

END;函數(shù)應(yīng)用實(shí)例過程（Procedure）Procedure過程名（參數(shù)表）Procedure過程名（參數(shù)表）IS

說明部分

Begin

順序語句ENDProcedure過程名；過程首在程序包標(biāo)題中定義過程體在程序包體中定義LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;PACKAGEhanshuIS--定義程序包

proceduremax(signala,b:INSTD_LOGIC_VECTOR; signalc:outstd_logic_vector)；--定義過程首END;PACKAGEBODYhanshuISproceduremax(signala,b:INSTD_LOGIC_VECTOR)--定義過程體

signalc:outstd_logic_vector)is BEGIN c<=a;

if(a<=b)then c<=b; endif; ENDmax;END;--結(jié)束PACKAGEBODY語句

過程定義實(shí)例LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;USEWORK.hanshu.ALL;ENTITYaxampISPORT(dat1,dat2:INSTD_LOGIC_VECTOR(3DOWNTO0);