基于DCPUMP的芯片電路版圖設(shè)計(jì)目錄TOC\o"1-3"\h\u1123引言 [19]，常常會(huì)影響一些比較關(guān)鍵器件的精度，也就影響了器件的尺寸，而加入Dummy器件則會(huì)有效降低，器件受到的干擾。3.保護(hù)一些關(guān)鍵的信號(hào)，避免受到noise的干擾。4.關(guān)于匹配，要求需要對(duì)稱性和滿足保證MOS管的環(huán)境一致，分為AABB型、ABBA型等，其中如果MOS管的精度要求比較高，采用共質(zhì)心的結(jié)構(gòu)（ABBA型），這種結(jié)構(gòu)更加對(duì)稱。5.為了保證器件周?chē)沫h(huán)境一致，需要在精度要求比較高的器件兩側(cè)加Dummy，MOS管兩側(cè)要加三端都接地的MOS管作為Dummy，同理，電阻和電容等對(duì)精度要求比較高的需要分別在周?chē)咏拥氐碾娮韬碗娙葑鳛镈ummy。4.3版圖的繪制圖4.1版圖結(jié)果本次論文的版圖在布局上用了深N阱這個(gè)圖層，深N阱是位于N阱下方的一片區(qū)域，相當(dāng)于一個(gè)底盤(pán)，在其周?chē)肗阱圍繞會(huì)使其隔離出一個(gè)獨(dú)立的襯底，可以使對(duì)襯底電位有不同需求的NMOS接不同的電位，同時(shí)也起到了隔離的效果，對(duì)于一些對(duì)襯底噪聲比較敏感的管子來(lái)說(shuō)深N阱是很有必要的。其中N阱需要接正電位。一定要好好檢查，不要忘記。版圖繪制時(shí)，帶深N阱的NMOS與不帶深N阱的NMOS不可以放在一塊，需要考慮它們之間的排版布局。這次版圖的中間部分就是使用的深N阱，在電路圖中我們可以得知，管子M5,M6,M13,M14的襯底接在一起,M12,M9分別在一個(gè)襯底中，它們的襯底電位不相同，在繪制版圖布局時(shí)，先考慮將這三部分放在一個(gè)深N阱里，然后三部分分別繪制并用三個(gè)P型guardring圍繞，三部分之間再用N阱隔離，這樣就能符合電路圖的要求。4.4版圖的經(jīng)驗(yàn)總結(jié)1.畫(huà)版圖前第一步看其TF文件，得到其最小的格點(diǎn)，繪制版圖時(shí)格點(diǎn)不得小于最小格點(diǎn)。2．為確保以后在布局的時(shí)候留下足夠的走線空間，可在Cell里需要外接的線，先把它拉到Cell的邊緣3．不要在高層再去連接底層Cell之間的連線，一般在底層的時(shí)候就把需要連接Cell之間的連線完成，因?yàn)樵诟邔樱珻ell的布局有可能會(huì)常常會(huì)發(fā)生變化，所以用高層連線時(shí)，底層Cell若發(fā)生移動(dòng)的畫(huà)，就容易使走線4.在多晶硅兩端不要同時(shí)都打孔與金屬相連。5.柵上的孔最好打在柵的中間位置。而打孔時(shí)至少需要打兩個(gè)孔。在條件允許的情況下,能打接觸孔是越多越好,尤其是在輸入輸出的部分,但是由電流可能過(guò)大，一旦擴(kuò)散區(qū)遠(yuǎn)小于接觸孔的阻值，這種情況則不會(huì)適用。用做電流線的寬度，是越寬越好，寬的電流線可以減小電阻值，不過(guò)電容值也會(huì)增加。6.繪制版圖過(guò)程中要經(jīng)常跑DRC，以防止出現(xiàn)重大失誤而需要將所有的布局推翻，那樣就會(huì)加大工作量7.布局時(shí)一定要有從頂層往底層布局的意識(shí)，而不是先畫(huà)好底層的Cell，然后拼湊，這樣就會(huì)出現(xiàn)頂層形狀不確定，尺寸不確定，連接關(guān)系不明朗等問(wèn)題。8.當(dāng)做完一個(gè)Cell時(shí)或者用完一個(gè)Cell時(shí)要記得ReadOnly，防止下次打開(kāi)時(shí)無(wú)意中改動(dòng)，而造成工期延誤。9.孔的漏電流能力小，應(yīng)盡量多打孔。10．Pmos周?chē)?huà)n型的guardring，Nmos周?chē)?huà)p型的guardring，guardring可以起到防止閂鎖效應(yīng)、為MOS管提供襯底連接、隔絕噪聲保護(hù)電路的作用。

11.布線時(shí)，關(guān)鍵信號(hào)的布線順序?yàn)椋耗M信號(hào)、高頻率信號(hào)、時(shí)鐘信號(hào)等優(yōu)先布線，先從復(fù)雜重要的器件布線，連線密集的地方首先布線，其中高頻率信號(hào)輸入輸出盡量短一點(diǎn)，輸入輸出布線隔的遠(yuǎn)一點(diǎn)，避免影響。

第五章版圖驗(yàn)證5.1DRC驗(yàn)證（１）驗(yàn)證：在版圖繪制完成之后的下一個(gè)步驟，就是要進(jìn)行版圖的驗(yàn)證了,來(lái)檢查版圖設(shè)計(jì)，來(lái)查找可能出現(xiàn)的錯(cuò)誤，每一位版圖工程師在畫(huà)完版圖的時(shí)候從來(lái)不肯第一次就能成功的，因?yàn)榘鎴D設(shè)計(jì)的規(guī)則的復(fù)雜性多樣性，一個(gè)非常細(xì)微的地方,就可能存在違反我們的設(shè)計(jì)規(guī)則，一個(gè)好的版圖，一定是在，一步步修改當(dāng)中，不斷的完善，直至成功。首先要進(jìn)行設(shè)計(jì)規(guī)則的檢查通常叫DRC（DesignRuleCheck）驗(yàn)證，驗(yàn)證的內(nèi)容包含版圖中所畫(huà)幾何圖形的大小，面積，寬度，間距，還有各種層次之間的相對(duì)位置進(jìn)行校準(zhǔn)，確保能在工藝的要求下進(jìn)行流片，是繪制版圖的最基本的要求下面我來(lái)介紹DRC驗(yàn)證的步驟：首先在工作區(qū)域菜單欄啟動(dòng)Calibre，Calibre→RunnmDRC…圖5.1啟動(dòng)DRC即進(jìn)入DRC窗口DRC驗(yàn)證文件DRC運(yùn)行的路徑DRC驗(yàn)證文件DRC運(yùn)行的路徑圖5.2DRC設(shè)置窗口進(jìn)行DRC驗(yàn)證必須要有晶圓廠提供的驗(yàn)證文件，點(diǎn)擊瀏覽可在自己路徑下找到設(shè)計(jì)規(guī)則驗(yàn)證文件，open打開(kāi)，即可使用．另外在進(jìn)行DRC驗(yàn)證的時(shí)候，會(huì)在運(yùn)行路徑下產(chǎn)生許多的小文件和一些臨時(shí)文件，所以建議新建一個(gè)文件件，專門(mén)做DRC驗(yàn)證，避免主目錄下生成許多的無(wú)用文件．從Layout中提取（我是手動(dòng)導(dǎo)出spice網(wǎng)表，所以可不點(diǎn)）模塊名字Layout格式Layout文件分層從Layout中提?。ㄎ沂鞘謩?dòng)導(dǎo)出spice網(wǎng)表，所以可不點(diǎn)）模塊名字Layout格式Layout文件分層圖5.3Layout信息設(shè)置DRC驗(yàn)證后在結(jié)果顯示環(huán)境顯示結(jié)果DRC驗(yàn)證結(jié)果報(bào)告文件DRC驗(yàn)證后查看結(jié)果DRC驗(yàn)證數(shù)據(jù)存放文件DRC驗(yàn)證后在結(jié)果顯示環(huán)境顯示結(jié)果DRC驗(yàn)證結(jié)果報(bào)告文件DRC驗(yàn)證后查看結(jié)果DRC驗(yàn)證數(shù)據(jù)存放文件圖5.4Outputs設(shè)置一般在這里默認(rèn)設(shè)置就可以了圖5.5DRCoptions設(shè)置驗(yàn)證時(shí)允許出現(xiàn)最多DRC的錯(cuò)誤，當(dāng)錯(cuò)誤超過(guò)設(shè)置數(shù)量，DRC停止（ALL就是不設(shè)置）。設(shè)置在輸出端的多邊形被允許的最多頂點(diǎn)（ALL不設(shè)置）。保存DRC的驗(yàn)證路徑。圖5.6run路徑保存RunDRC后出現(xiàn)。消除點(diǎn)亮顯示消除點(diǎn)亮顯示圖5.7CalibreDRCRVE窗口選擇錯(cuò)誤后雙擊即可定位到錯(cuò)誤部位的地點(diǎn),并點(diǎn)亮錯(cuò)誤部位，這里出現(xiàn)的錯(cuò)誤有，系統(tǒng)給予的提示，讓使用者檢查這些東西，但該錯(cuò)誤無(wú)法消除。5.2LVS驗(yàn)證檢查版圖與電路圖的對(duì)比一致性一般叫做LVS（LayoutVersusSchematic）驗(yàn)證是在DRC驗(yàn)證完以后再進(jìn)行，將版圖導(dǎo)出GDS文件（GraphicalDesignSystem），這個(gè)GDS文件二進(jìn)制格式的。如下圖打開(kāi)Calibre→RunnmLVS圖5.8打開(kāi)LVS驗(yàn)證因?yàn)榈谝淮未蜷_(kāi)LVS時(shí)沒(méi)有設(shè)置過(guò)驗(yàn)證路徑與驗(yàn)證文件，所以可在跑完一次LVS后，選擇設(shè)置newrunset，把LVS驗(yàn)證時(shí)所需要的設(shè)置保存為一個(gè)runsetfile,當(dāng)下次在做LVS驗(yàn)證的時(shí)候直接load，上次保存的runsetfile，就不要再次設(shè)置了，節(jié)省時(shí)間。DRC驗(yàn)證也是如此運(yùn)行路徑ＬＶＳ的檢查文件運(yùn)行路徑ＬＶＳ的檢查文件圖5.9LVS設(shè)置Rules命令，在/home/tooladm/proj/TaiShan/tech/pv/caliber.lvs打開(kāi)用來(lái)做LVS檢查的文件，層次及器件的定義是這個(gè)文件的主要內(nèi)容。LVSRunDirectory進(jìn)行LVS驗(yàn)證的路徑。每個(gè)命令行后面的…可以用來(lái)打開(kāi)目錄，選擇你需要的文件。版圖的GDS文件分層版圖的GDS文件分層圖5.10LVSinputsInputs命令，若選擇LayoutvsNetlist,則需要在Layout命令行里輸入你要檢查的版圖的GDS文件。網(wǎng)表的CDL文件網(wǎng)表的CDL文件圖5.11LVSinputs此時(shí)需注意Netlist命令中的TOPCell輸入的名字要與網(wǎng)表里寫(xiě)的相同，而不一定要和layout命令中的Topcell名字一樣。因?yàn)橛袝r(shí)所畫(huà)layout的TOPCell名字可能會(huì)與網(wǎng)表中的不同，所以要填對(duì)網(wǎng)表中需要驗(yàn)證文件的Topcell.若選擇NetlistExtraction,則不會(huì)與電路圖網(wǎng)表進(jìn)行驗(yàn)證，就只從layout中抽取出網(wǎng)表。6.點(diǎn)擊LVSOptions命令圖5.12Setup圖5.13LVSoptionsSetup→LVSOptionsSupply命令：AbortLVSonpower/groundneterrors,表示當(dāng)電源和地線有一個(gè)因連線錯(cuò)誤而短路就中斷LVS.若出現(xiàn)電源地線短路,再驗(yàn)證LVS時(shí)不鉤這個(gè)選項(xiàng)，展示結(jié)果就能順利的報(bào)出電源地線短路的地方而不會(huì)停止LVS的驗(yàn)證。一般工作驗(yàn)證都不會(huì)希望畫(huà)費(fèi)很多不必要的時(shí)間，選上這個(gè)選項(xiàng)，就是節(jié)省時(shí)間。圖5.14LVSoptionsGates下邊選項(xiàng)里的Recognizeallgates選項(xiàng)，其功用為不把所有的邏輯門(mén)（或非/與非門(mén)，反相器，異或/同或門(mén)等等）calibreLVS都能將其作為單元來(lái)做比對(duì)。圖5.15transcriptTranscrpt：RunLVS的過(guò)程相關(guān)的信息都會(huì)在這里顯示，這個(gè)窗口現(xiàn)實(shí)的錯(cuò)誤信息會(huì)告訴我們LVS無(wú)法順利執(zhí)行的原因。RunLVS：進(jìn)行CalibreLVScheck。也可點(diǎn)擊StartRVE手動(dòng)打開(kāi)RVE窗口。圖5.16LVSRVE窗口代表你的LVScheck順利通過(guò)了是在calibre-RVE窗口若出現(xiàn)了一個(gè)笑臉?lè)?hào)，每次看到笑臉時(shí)都覺(jué)得自己又完成了一件大事，如果出現(xiàn)錯(cuò)誤的時(shí)候，像DRC一樣，雙擊錯(cuò)誤，即可定位到版圖中的位置，，方便改正錯(cuò)誤，當(dāng)我們的LVS錯(cuò)誤改完之后，我們還有在進(jìn)行一次DRC檢查，看是否在修改的途中，有沒(méi)有產(chǎn)生新的DRC錯(cuò)誤，若沒(méi)有那表明我們的版圖已經(jīng)繪制成功了。5.3驗(yàn)證總結(jié)1．改完版圖checkandsave必須要記得，最好深深記在心里。2．做完每個(gè)cell后記得歸原點(diǎn)。3．在布局檢查時(shí)一定要仔細(xì)檢查每個(gè)需要連線的部位都確保連線，特別注意VSS，VDD,查線時(shí)用將線點(diǎn)亮顯示，方便找出能夠合并或著是能夠減少長(zhǎng)度的金屬線。4．有時(shí)改過(guò)LVS通過(guò)的時(shí)候，通常還需在跑一遍DRC，這時(shí)可以將現(xiàn)在的版圖在存為一個(gè)新的版圖，以防在改動(dòng)DRC的時(shí)候。LVS又會(huì)出現(xiàn)錯(cuò)誤。5.在金屬交疊的地方，要注意連接處金屬的寬度，留意最小的寬度是否符合規(guī)則。6.LVS驗(yàn)證的時(shí)候會(huì)發(fā)現(xiàn)有一些線，以為自己連上了，可是因?yàn)楦顸c(diǎn)設(shè)置的很小，以及電腦分辨率的問(wèn)題，會(huì)導(dǎo)致一些線就差一個(gè)格點(diǎn)就能連上。7.當(dāng)改LVS錯(cuò)誤時(shí)，分為端口錯(cuò)誤、net（連線）錯(cuò)誤、器件錯(cuò)誤等，首先我們先改端口錯(cuò)誤，這類錯(cuò)誤時(shí)最好改的，一般是忘記打pin（端口）或者pin的類型打錯(cuò)，其次改net的錯(cuò)誤，net錯(cuò)誤一般分為幾種，第一種為短路，兩條不一樣的線連在一塊報(bào)錯(cuò)，第二種為斷路，兩條本應(yīng)該連在一塊的線卻沒(méi)有連接。一般改完net錯(cuò)誤，其他錯(cuò)誤都會(huì)消失，如果還有器件識(shí)別不了的錯(cuò)誤，再考慮注入層的注入是否正確，將其修正。如果是調(diào)用的器件調(diào)用錯(cuò)誤，需要根據(jù)電路圖上的數(shù)據(jù)換成正