SoC設(shè)計方法與實現(xiàn)（第4版）課件SoC設(shè)計15.2-3-實驗2_第1頁
SoC設(shè)計方法與實現(xiàn)（第4版）課件SoC設(shè)計15.2-3-實驗2_第2頁
SoC設(shè)計方法與實現(xiàn)（第4版）課件SoC設(shè)計15.2-3-實驗2_第3頁
SoC設(shè)計方法與實現(xiàn)（第4版）課件SoC設(shè)計15.2-3-實驗2_第4頁
SoC設(shè)計方法與實現(xiàn)（第4版）課件SoC設(shè)計15.2-3-實驗2_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

SoC設(shè)計方法與實現(xiàn)課程設(shè)計與實驗（二）第十五章SoC設(shè)計方法與實現(xiàn)基于RISC-V的SoC設(shè)計與驗證（3）實驗2：ArianeSoC的硬件實現(xiàn)與聯(lián)合調(diào)試實驗內(nèi)容實驗2ArianeSoC硬件實現(xiàn)與聯(lián)合調(diào)試掌握SoC原型設(shè)計的軟硬件調(diào)試方法學會編寫、編譯驗證SoC功能的測試程序?qū)W會對SoC的系統(tǒng)驗證和聯(lián)合調(diào)試實驗開發(fā)板介紹——Genesys2Genesys2開發(fā)板基于Xilinx公司kintex7現(xiàn)場可編程門陣列(FPGA)開發(fā)的高性能數(shù)字電路開發(fā)平臺，與Xilinx的Vivado設(shè)計套件以及ISE工具包兼容，內(nèi)部資源包括：50,950個邏輯片，每個片有4個6輸入LUT和8個觸發(fā)器16MB的BlockRAM1GB的32位的DDR310個帶有鎖相環(huán)(PLL)的時鐘管理片840塊DSP切片實驗步驟1比特流文件的燒錄在生成MCS文件后，使用該文件燒寫至Genesys2開發(fā)板的Flash存儲中。使用MicroUSB線連接PC主機與Genesys2開發(fā)板的JTAG接口；在Vivado中點擊OpenHardwareManager-OpenTarget-AutoConnect來識別Genesys2開發(fā)板；隨后右鍵點擊該開發(fā)板，在彈出的菜單中選擇“AddConfigurationMemoryDevice”，搜索s25fl256sxxxxxx0-spi-x1_x2_x4，點擊OK；選擇配置文件為ariane_xilinx.mcs，點擊OK即可通過JTAG線將MCS文件燒寫至Flash中實驗步驟1比特流文件的燒錄在Vivado中mcs文件的燒錄實驗步驟2：ArianeSoC的系統(tǒng)驗證與調(diào)試該階段的驗證工作通過在ArianeSoC上啟動Linux操作系統(tǒng)，并在其上運行一個應用程序來完成。這一過程需要調(diào)用專用軟件開發(fā)套件Ariane-SDK，包含兩部分，一個是引導啟動程序BerkeleyBootLoader（B

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論