1本講主要內(nèi)容第5章

時(shí)序邏輯電路

5.1時(shí)序邏輯電路的基本知識(shí)5.1.1時(shí)序邏輯電路的特點(diǎn)及一般結(jié)構(gòu)

5.1.2時(shí)序邏輯電路的分析方法

5.2計(jì)數(shù)器5.2.1二進(jìn)制計(jì)數(shù)器

5.2.2二-十進(jìn)制計(jì)數(shù)器5.2.3任意進(jìn)制計(jì)數(shù)器

2本講主要內(nèi)容5.3寄存器5.3.1數(shù)碼寄存器

5.3.2移位寄存器

5.4時(shí)序邏輯電路的實(shí)踐應(yīng)用5.4.1用D觸發(fā)器構(gòu)成異步4位二進(jìn)制加法計(jì)數(shù)器

5.4.274LS160集成計(jì)數(shù)器的邏輯功能測(cè)試應(yīng)用35.1時(shí)序邏輯電路的基本知識(shí)5.1.1時(shí)序邏輯電路的特點(diǎn)及一般結(jié)構(gòu)常見(jiàn)的數(shù)字電路一般可分為組合邏輯電路和時(shí)序邏輯電路兩大類。任一時(shí)刻的輸出信號(hào)僅取決于當(dāng)時(shí)的輸入信號(hào)，而與該電路前一時(shí)刻的電路狀態(tài)無(wú)關(guān)，這是組合邏輯電路在邏輯功能上的基本特點(diǎn)。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本元件。時(shí)序邏輯電路結(jié)構(gòu)特點(diǎn)：1）一般包含組合邏輯電路和存儲(chǔ)單元。

一定含有存儲(chǔ)電路（觸發(fā)器），將電路的原狀態(tài)記憶下來(lái)和輸入信號(hào)一起決定電路輸出的新?tīng)顟B(tài)。2）輸出與輸入之間至少有一條反饋線。4時(shí)序邏輯電路結(jié)構(gòu)框圖5.1.1時(shí)序邏輯電路的特點(diǎn)及一般結(jié)構(gòu)5圖中的X為時(shí)序邏輯電路的輸入信號(hào)；Y為時(shí)序邏輯電路的輸出信號(hào)；Z為記憶電路的輸入信號(hào)；Q為記憶電路的輸出信號(hào)。5.1.1時(shí)序邏輯電路的特點(diǎn)及一般結(jié)構(gòu)6根據(jù)框圖可以寫(xiě)出邏輯關(guān)系式：Yn+1＝f（Xn，Qn）輸出方程，表示的是時(shí)序邏輯電路的輸出信號(hào)與輸入信號(hào)和電路原狀態(tài)之間的關(guān)系。Zn+1＝g（Xn，Qn）驅(qū)動(dòng)方程，表示的是記憶電路的輸入信號(hào)與輸入變量和電路原狀態(tài)之間的關(guān)系。Qn+1＝h（Zn，Qn）狀態(tài)方程，表示的是電路的新?tīng)顟B(tài)與電路原狀態(tài)和輸入信號(hào)之間的關(guān)系。

5.1.1時(shí)序邏輯電路的特點(diǎn)及一般結(jié)構(gòu)7

時(shí)序邏輯電路按照邏輯功能進(jìn)行分類有計(jì)數(shù)器、寄存器、順序脈沖發(fā)生器等。

按照時(shí)序邏輯電路中時(shí)鐘脈沖的個(gè)數(shù)分類有同步時(shí)序邏輯電路、異步時(shí)序邏輯電路。如果時(shí)序邏輯電路中，所有的觸發(fā)器都受同一個(gè)時(shí)鐘脈沖的控制，稱為同步時(shí)序邏輯電路；如果時(shí)序邏輯電路中，所有的觸發(fā)器不是都受同一個(gè)時(shí)鐘脈沖的控制，稱為異步時(shí)序邏輯電路。5.1.1時(shí)序邏輯電路的特點(diǎn)及一般結(jié)構(gòu)時(shí)序電路分析的基本任務(wù)：

是根據(jù)已知的邏輯電路圖，找出該電路輸出與輸入之間的邏輯關(guān)系，確定電路所實(shí)現(xiàn)的邏輯功能。

其一般分析步驟為：（1）電路結(jié)構(gòu)分析（2）寫(xiě)邏輯方程式（3）作狀態(tài)表、狀態(tài)圖或時(shí)序圖（4）描述電路的邏輯功能885.1.2時(shí)序邏輯電路的分析方法時(shí)序邏輯電路邏輯功能的描述方法：同一個(gè)時(shí)序邏輯電路可以用多種方法來(lái)描述，下面列舉了幾種常用的描述方法。1）邏輯方程式把電路的狀態(tài)和輸出信號(hào)在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律用方程式的形式表示出來(lái)，它包含輸出方程、驅(qū)動(dòng)方程、狀態(tài)方程。根據(jù)這3個(gè)方程，就能夠求得在任何給定輸入變量和電路狀態(tài)下電路的輸出和次態(tài)。95.1.2時(shí)序邏輯電路的分析方法102）狀態(tài)轉(zhuǎn)換表將時(shí)序邏輯電路的輸入信號(hào)（X）、初態(tài)（Qn）和電路的輸出信號(hào)（Y）、次態(tài)（Qn+1）之間的對(duì)應(yīng)關(guān)系用表格的形式表示出來(lái)。3）狀態(tài)轉(zhuǎn)換圖將電路的各種狀態(tài)及相應(yīng)的轉(zhuǎn)換條件用圖形的形式表示出來(lái)。4）時(shí)序圖時(shí)序圖又稱為工作波形圖，是指電路在時(shí)鐘脈沖（CP）序列作用下，電路狀態(tài)（Q）、輸出信號(hào)（Y）隨時(shí)間（t）變化的波形圖。

5.1.2時(shí)序邏輯電路的分析方法11

同步時(shí)序邏輯電路分析的目的與組合邏輯電路分析相同，即找出給定的時(shí)序邏輯電路的邏輯功能。分析的步驟為：（1）寫(xiě)出各類方程（2）列出狀態(tài)轉(zhuǎn)換表（3）畫(huà)出狀態(tài)轉(zhuǎn)換圖，畫(huà)時(shí)序波形圖（時(shí)序波形圖為非必須）（4）分析得出電路的邏輯功能

5.1.2時(shí)序邏輯電路的分析方法12

同步時(shí)序邏輯電路分析的目的與組合邏輯電路分析相同，即找出給定的時(shí)序邏輯電路的邏輯功能。分析的步驟為：5.1.2時(shí)序邏輯電路的分析方法寫(xiě)出各類方程列出狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖，畫(huà)時(shí)序波形圖（時(shí)序波形圖為非必須）分析得出電路的邏輯功能

13【例5-1】分析邏輯功能

解：根據(jù)同步時(shí)序邏輯電路的分析步驟進(jìn)行（1）寫(xiě)出各類方程：電路輸出方程

觸發(fā)器驅(qū)動(dòng)方程

例題14將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得到各觸發(fā)器的次態(tài)方程。觸發(fā)器狀態(tài)方程

例題15（2）列出狀態(tài)轉(zhuǎn)換表：將任何一組輸入變量及電路的初態(tài)的取值代入狀態(tài)方程和輸出方程，即可算出電路的次態(tài)和初值下的輸出值，以得到的次態(tài)作為新的初態(tài)，和這時(shí)的輸入變量取值一起再代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，又得到一組新的次態(tài)和輸出值。如此繼續(xù)下去，把全部的計(jì)算結(jié)果列成真值表的形式，即得到狀態(tài)轉(zhuǎn)換表。例題16狀態(tài)轉(zhuǎn)換表輸入初態(tài)次態(tài)輸出CPXQ1n

Q0nQ1n+1Q0n+1F100001020011003010001例題17（3）畫(huà)出狀態(tài)轉(zhuǎn)換圖、時(shí)序圖：狀態(tài)轉(zhuǎn)換圖可以根據(jù)狀態(tài)表得到，也就是把電路的狀態(tài)轉(zhuǎn)換以圖形表示出來(lái)。例題18（4）分析得出電路的邏輯功能：從狀態(tài)轉(zhuǎn)換表或轉(zhuǎn)換圖可以看到，電路按照加1規(guī)律來(lái)完成00→01→10→00的循環(huán)變化，并且，每當(dāng)轉(zhuǎn)換為10狀態(tài)（最大數(shù)）時(shí)，進(jìn)位信號(hào)輸出F=1。因此，該電路是一個(gè)三進(jìn)制的同步計(jì)數(shù)器，即電路只有3個(gè)狀態(tài)，且這3個(gè)狀態(tài)依次變化，則電路完成一次循環(huán)剛好可以看成計(jì)了3個(gè)數(shù)。注意：在這種電路中，輸入信號(hào)指的是外部信號(hào)，如題中的X，而J、K不是這里所說(shuō)的輸入。例題因?yàn)楫惒綍r(shí)序邏輯電路的時(shí)鐘脈沖（CP）不只一個(gè)，當(dāng)某個(gè)觸發(fā)器得到有效的時(shí)鐘脈沖時(shí)才會(huì)更新?tīng)顟B(tài)，否則保持原狀態(tài)不變。所以在分析異步時(shí)序邏輯電路時(shí)，除了同步時(shí)序邏輯電路分析中的所有方程以外，還應(yīng)該寫(xiě)出時(shí)鐘方程。列狀態(tài)轉(zhuǎn)換表時(shí)，除了依據(jù)狀態(tài)方程以外，還要依據(jù)時(shí)鐘方程。異步時(shí)序邏輯電路邏輯功能的描述方法：5.1.2時(shí)序邏輯電路的分析方法1920【例5-2】電路如圖所示，分析邏輯功能。例題21解：（1）寫(xiě)出各類方程：時(shí)鐘方程CP0=CP（時(shí)鐘脈沖源的下降沿觸發(fā)）

CP1=Q0（當(dāng)FF0的Q0由1→0時(shí)，CP1有效FF1才能被觸發(fā)）電路輸出方程

F=Q1nQ0n觸發(fā)器驅(qū)動(dòng)方程

觸發(fā)器狀態(tài)方程

（CP下降沿有效，即CP0由1→0時(shí)此式有效）

（Q0下降沿有效，即CP1由1→0時(shí)此式有效）例題22（2）列出狀態(tài)轉(zhuǎn)換表：輸入初態(tài)次態(tài)輸出CP1CP0Q1n

Q0nQ1n+1Q0n+1F1↓00010↓

↓

011001↓10110↓

↓11001例題23（3）根據(jù)狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖、時(shí)序圖

例題24（4）邏輯功能分析：從狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖可以看到，電路按照加1規(guī)律完成00→01→10→11→00的循環(huán)規(guī)律變化，并且當(dāng)轉(zhuǎn)換為11狀態(tài)（最大數(shù)）時(shí)，輸出F=1為進(jìn)位信號(hào)，因此，該電路是一個(gè)四進(jìn)制的異步加法器。例題255.2計(jì)數(shù)器能夠累計(jì)CP脈沖（又稱為計(jì)數(shù)脈沖）個(gè)數(shù)的邏輯電路稱為計(jì)數(shù)器。計(jì)數(shù)器可以用于計(jì)數(shù)、分頻、定時(shí)以及產(chǎn)生序列脈沖。計(jì)數(shù)器按照時(shí)鐘（稱為計(jì)數(shù)）脈沖的引入方式分類有同步計(jì)數(shù)器和異步計(jì)數(shù)器。計(jì)數(shù)器按照計(jì)數(shù)長(zhǎng)度分類有二進(jìn)制計(jì)數(shù)器、二－十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。按照計(jì)數(shù)器的狀態(tài)的變化規(guī)律分類有加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。同步二進(jìn)制計(jì)數(shù)器：

265.2.1二進(jìn)制計(jì)數(shù)器

JK觸發(fā)器構(gòu)成了同步二進(jìn)制加法電路。所謂加法計(jì)數(shù)器就是進(jìn)行遞增計(jì)數(shù)，在圖中可以看到，各個(gè)觸發(fā)器時(shí)鐘脈沖接的都是同一個(gè)脈沖源，也就是所說(shuō)的同步。每一級(jí)觸發(fā)器都接成T觸發(fā)器，T=1時(shí)觸發(fā)器翻轉(zhuǎn)；T=0時(shí)觸發(fā)器不翻轉(zhuǎn)。電路的分析方法，首先寫(xiě)出各類方程。驅(qū)動(dòng)方程

FF0：T0＝1FF1：T1＝Q0nFF2：T2＝Q0nQ1n把驅(qū)動(dòng)方程代入T觸發(fā)器特性方程

得到狀態(tài)方程

FF0：

FF1：

FF2：

輸出（進(jìn)位）方程

Y＝Q0nQ1nQ2n

275.2.1二進(jìn)制計(jì)數(shù)器285.2.1二進(jìn)制計(jì)數(shù)器電路的分析方法，首先寫(xiě)出各類方程。驅(qū)動(dòng)方程FF0：T0＝1FF1：T1＝Q0nFF2：T2＝Q0nQ1n把驅(qū)動(dòng)方程代入T觸發(fā)器特性方程得到狀態(tài)方程FF0：FF1：

FF2：輸出（進(jìn)位）方程

Y＝Q0nQ1nQ2n29CP個(gè)數(shù)Q2Q1Q0YCP個(gè)數(shù)Q2Q1Q0Y0000041000100105101020100611003011071111根據(jù)狀態(tài)方程和輸出方程列出狀態(tài)轉(zhuǎn)換表，相鄰兩行之間，上面一行為初態(tài)，下面一行為次態(tài)。5.2.1二進(jìn)制計(jì)數(shù)器30由狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖由狀態(tài)轉(zhuǎn)換圖可以得出電路的邏輯功能：同步二進(jìn)制加法計(jì)數(shù)器。從000開(kāi)始計(jì)數(shù)，當(dāng)計(jì)數(shù)到第8個(gè)脈沖時(shí)（111），計(jì)數(shù)器被清零，同時(shí)由Y端向高一級(jí)計(jì)數(shù)器輸出進(jìn)位信號(hào)，完成一輪循環(huán)計(jì)數(shù)。因此3位二進(jìn)制計(jì)數(shù)器又稱為8進(jìn)制計(jì)數(shù)器，即計(jì)數(shù)到第幾個(gè)CP脈沖被清零，就稱為幾進(jìn)制計(jì)數(shù)器。5.2.1二進(jìn)制計(jì)數(shù)器31同步二進(jìn)制加法計(jì)數(shù)器時(shí)序圖5.2.1二進(jìn)制計(jì)數(shù)器32二進(jìn)制計(jì)數(shù)器除了用于計(jì)數(shù)，還可以用于分頻、定時(shí)等。計(jì)數(shù)、分頻、定時(shí)的規(guī)律如下：

（1）計(jì)數(shù)規(guī)律：一級(jí)觸發(fā)器可以計(jì)數(shù)21＝2個(gè)CP脈沖；二級(jí)觸發(fā)器可以計(jì)數(shù)22＝4個(gè)CP脈沖；…N級(jí)觸發(fā)器可以計(jì)數(shù)2N個(gè)CP脈沖。

（2）分頻規(guī)律：由圖12-16可以看出，CP脈沖經(jīng)過(guò)一級(jí)觸發(fā)器后（從Q0端輸出），輸出脈沖的頻率降低一半，稱為2（21）分頻；CP經(jīng)過(guò)二級(jí)觸發(fā)器（Q1）后，輸出脈沖的頻率降為四分之一，稱為4（22）分頻；…CP經(jīng)過(guò)N級(jí)觸發(fā)器后，稱為2N分頻。利用計(jì)數(shù)器可以獲得更低頻率的脈沖。

（3）定時(shí)規(guī)律：在圖12-16中，設(shè)CP脈沖的周期為1秒，經(jīng)過(guò)一級(jí)觸發(fā)器以后（從Q0端輸出）為2（21）秒，經(jīng)過(guò)二級(jí)觸發(fā)器（Q1）以后為4（22）秒；…經(jīng)過(guò)N級(jí)觸發(fā)器以后為2N秒。利用計(jì)數(shù)器可以獲得更長(zhǎng)時(shí)間的定時(shí)。5.2.1二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器：

33在圖中，JK觸發(fā)器構(gòu)成了異步二進(jìn)制加法計(jì)數(shù)器，實(shí)際它由T’觸發(fā)器夠成。異步計(jì)數(shù)器的時(shí)鐘脈沖源CP不止一個(gè)，各個(gè)觸發(fā)器采用不同的時(shí)鐘控制。5.2.1二進(jìn)制計(jì)數(shù)器T’觸發(fā)器只有翻轉(zhuǎn)的功能。寫(xiě)出狀態(tài)方程并找出各級(jí)觸發(fā)器的翻轉(zhuǎn)條件。FF0：

Q0n+1＝

,CP0=CP,即每來(lái)一個(gè)CP脈沖的下降沿Q0都翻轉(zhuǎn)一次。FF1：

Q1n+1＝

,CP1=Q0,即Q0每有一個(gè)下降沿Q1翻轉(zhuǎn)一次。FF2：

Q2n+1＝

,CP2=Q1,即Q1每有一個(gè)下降沿Q2翻轉(zhuǎn)一次。FF3：

Q3n+1＝

,CP3=Q2,即Q2每有一個(gè)下降沿Q3翻轉(zhuǎn)一次。

345.2.1二進(jìn)制計(jì)數(shù)器35按照分析出的翻轉(zhuǎn)規(guī)律，直接畫(huà)出時(shí)序圖，如圖所示。由時(shí)序圖可以得出電路的邏輯功能為：異步二進(jìn)制加法計(jì)數(shù)器。5.2.1二進(jìn)制計(jì)數(shù)器

如果將低位觸發(fā)器的

端接到相鄰高位觸發(fā)器的CP端，可以完成異步二進(jìn)制減法計(jì)數(shù)器。

上升沿觸發(fā)的觸發(fā)器將低位觸發(fā)器的

端接到相鄰高位觸發(fā)器的CP端，可以完成異步二進(jìn)制加法計(jì)數(shù)器。365.2.1二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器：

37集成計(jì)數(shù)器品種很多，如可預(yù)置的4位二進(jìn)制同步加法計(jì)數(shù)器74LS161（直接清零）、16進(jìn)制（4位二進(jìn)制）可逆計(jì)數(shù)器74LS191、可預(yù)置二進(jìn)制可逆計(jì)數(shù)器74LS169、雙四位二進(jìn)制同步加法計(jì)數(shù)器CC4520等。5.2.1二進(jìn)制計(jì)數(shù)器

74LS161的引腳圖

38圖中D1、D2、D3、D4

為并行數(shù)據(jù)輸入端，Q1、Q2、Q3、Q4

為輸出端，為同步并行置數(shù)控制端（低電平有效），CP為時(shí)鐘輸入端（上升沿有效），

為異步清零端（低電平有效），EP

、ET

為計(jì)數(shù)控制端（高電平有效），CO

為進(jìn)位輸出端，當(dāng)計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)EP=ET=1，觸發(fā)器全為1時(shí)，進(jìn)位輸出（CO）為1，否則為0。5.2.1二進(jìn)制計(jì)數(shù)器

394位二進(jìn)制同步加法計(jì)數(shù)器74LS161功能表輸

入輸

出工作狀態(tài)淸零預(yù)置狀態(tài)控制時(shí)鐘并行數(shù)據(jù)EP

ETCPD3D2D1D0Q3Q2

Q1Q0

0××××××××0000異步清零10××↑d3

d2d1d0d3

d2d1d0同步置數(shù)10××↑00

0000

001111↑××××計(jì)數(shù)

加法計(jì)數(shù)1101×××××保持?jǐn)?shù)據(jù)保存11×0×××××保持保持（CO=0）5.2.1二進(jìn)制計(jì)數(shù)器

74LS169的引腳圖

40圖中、為計(jì)數(shù)控制輸入端（低電平有效）。為加/減計(jì)數(shù)控制端，當(dāng)=1時(shí)計(jì)數(shù)器進(jìn)行加法計(jì)數(shù)；=0時(shí)計(jì)數(shù)器減法計(jì)數(shù)。D3D2D1D0為并行數(shù)據(jù)輸入端，Q3Q2Q1Q0

輸出端，CP時(shí)鐘輸入端（上升沿有效），是同步置數(shù)控制端（低電平有效），即＝0時(shí)，送入CP后計(jì)數(shù)器Q3Q2Q1Q0

＝D3D2D1D0，再送CP脈沖，計(jì)數(shù)器從D3D2D1D0開(kāi)始計(jì)數(shù)。5.2.1二進(jìn)制計(jì)數(shù)器

41可預(yù)置的4位二進(jìn)制同步加/減計(jì)數(shù)器74LS169功能表輸

入輸

出工作狀態(tài)預(yù)置狀態(tài)控制方式時(shí)鐘并行數(shù)據(jù)

U/

CPD3D2D1D0Q3Q2

Q1Q0

0×××↑d3

d2d1d0d3

d2d1d0同步置數(shù)0×××↑00

0000

001001↑××××計(jì)數(shù)

加計(jì)數(shù)1000↑××××計(jì)數(shù)

減計(jì)數(shù)11×××××××保持?jǐn)?shù)值保持不變1×1××××××保持5.2.1二進(jìn)制計(jì)數(shù)器

二－十進(jìn)制加法計(jì)數(shù)器：

425.2.2二-十進(jìn)制計(jì)數(shù)器首先寫(xiě)出各類方程驅(qū)動(dòng)方程

FF0：J0＝K0＝1FF1：J1＝K1＝Q0nFF2：J2＝K2＝Q0nQ1n

FF3：J3＝Q0nQ1nQ2n

，K3＝Q0n狀態(tài)方程

FF0：

FF1：

FF2：

FF3：

輸出方程

Y＝Q0nQ3n

435.2.2二-十進(jìn)制計(jì)數(shù)器44首先寫(xiě)出各類方程驅(qū)動(dòng)方程FF0：J0＝K0＝1FF1：J1＝K1＝Q0nFF2：J2＝K2＝Q0nQ1nFF3：J3＝Q0nQ1nQ2n

，K3＝Q0n狀態(tài)方程FF0：

FF1：

FF2：FF3：

輸出方程

Y＝Q0nQ3n

5.2.2二-十進(jìn)制計(jì)數(shù)器

45同步二－十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表CP個(gè)數(shù)Q3Q2Q1Q0YCP個(gè)數(shù)Q3Q2Q1Q0Y00000010000001000100101002001001101113001102011004010000110005010101110116011002010007011100111008100001111119100112001005.2.2二-十進(jìn)制計(jì)數(shù)器

46由狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能：同步二－十進(jìn)制加法計(jì)數(shù)器，能夠自啟動(dòng)。二－十進(jìn)制計(jì)數(shù)器除了同步計(jì)數(shù)器以外還有異步計(jì)數(shù)器。除了加法計(jì)數(shù)器以外還有減法計(jì)數(shù)器，二者的組合可以實(shí)現(xiàn)可逆（加/減）計(jì)數(shù)。5.2.2二-十進(jìn)制計(jì)數(shù)器

集成二－十進(jìn)制加法計(jì)數(shù)器：

47集成計(jì)數(shù)器74LS160、74LS290引腳圖與框圖5.2.2二-十進(jìn)制計(jì)數(shù)器

48同步十進(jìn)制加法計(jì)數(shù)器74LS160功能表輸

入輸

出工作狀態(tài)清零預(yù)置狀態(tài)控制時(shí)鐘并行數(shù)據(jù)EPETCPD3D2D1D0Q3Q2

Q1Q0

0××××××××00

00異步清零10××↑d3

d2d1d0d3

d2d1d0同步置數(shù)10××↑00

0000

001111↑××××計(jì)數(shù)

計(jì)數(shù)110××××××保持?jǐn)?shù)值保持不變11×0×××××保持5.2.2二-十進(jìn)制計(jì)數(shù)器

49異步二－五－十進(jìn)制加法計(jì)數(shù)器74LS290功能表輸

入輸

出工作狀態(tài)清零預(yù)置時(shí)

鐘S9(1)S9(2)R0(1)R0(2)CP1

CP2Q3Q2

Q1Q011××××1001置

9（優(yōu)先級(jí)最高）0×11××00

00置

0×011××00

00×0×0↓×Q0二進(jìn)制計(jì)數(shù)（二分頻）0×0××↓Q3Q2

Q1五進(jìn)制計(jì)數(shù)（五分頻）0××0↓Q0Q3Q2

Q1Q0十進(jìn)制計(jì)數(shù)（）×00×Q3↓Q0Q3Q2

Q1十進(jìn)制計(jì)數(shù)（）5.2.2二-十進(jìn)制計(jì)數(shù)器反饋法：反饋到“置0”

505.2.3任意進(jìn)制計(jì)數(shù)器51實(shí)現(xiàn)6進(jìn)制計(jì)數(shù)5.2.3任意進(jìn)制計(jì)數(shù)器反饋法：反饋到“置數(shù)”

525.2.3任意進(jìn)制計(jì)數(shù)器53利用計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖中的任意6個(gè)狀態(tài)都可以實(shí)現(xiàn)六進(jìn)制計(jì)數(shù)。5.2.3任意進(jìn)制計(jì)數(shù)器級(jí)聯(lián)法

【例5-5】用兩片74LS160和附加的門(mén)電路接成60進(jìn)制計(jì)數(shù)器。

545.2.3任意進(jìn)制計(jì)數(shù)器級(jí)聯(lián)法

【例5-6】用兩片74LS290和附加的門(mén)電路（74LS00）接成24進(jìn)制計(jì)數(shù)器。

555.2.3任意進(jìn)制計(jì)數(shù)器565.3寄存器

具有存放數(shù)碼（一組二值代碼）功能的邏輯電路稱為寄存器（Register）。寄存器由觸發(fā)器組成,每一級(jí)觸發(fā)器存放1位二進(jìn)制代碼，N級(jí)觸發(fā)器能夠存放N位二進(jìn)制代碼。寄存器分為數(shù)碼寄存器和移位寄存器兩種。數(shù)碼寄存器也稱為基本寄存器，只能用于存放二進(jìn)制代碼，移位寄存器不僅能夠存放代碼還可以進(jìn)行數(shù)據(jù)的串、并變換。

數(shù)碼寄存器的邏輯功能是：接收數(shù)碼、保存數(shù)碼、輸出數(shù)碼。

575.3.1數(shù)碼寄存器

集成寄存器74175、CC4076的引腳圖如圖所示。圖（a）為T(mén)TL數(shù)碼寄存器74175引腳圖。圖（b）為CMOS數(shù)碼寄存器CC4076的引腳圖。

585.3.1數(shù)碼寄存器

CLK的上升沿存入數(shù)據(jù)。輸出端的狀態(tài)與D端的狀態(tài)一致。

59輸入輸出

CLKDQn+10××01↑

111↑

0010×Qn5.3.1數(shù)碼寄存器

要存入數(shù)據(jù)時(shí)R、

、

、

、

都要接低電平，CLK的上升沿存入數(shù)據(jù)，輸出端的狀態(tài)與D端的狀態(tài)一致。605.3.1數(shù)碼寄存器

移位寄存器除了具有存放數(shù)碼的功能以外，還具有移位的功能，即寄存器里的數(shù)碼可以在移位脈沖（CP）的作用下依次移動(dòng)。移位寄存器分為單向移位寄存器和雙向移位寄存器兩種。輸入、輸出方式也可以有串行輸入、并行輸入；串行輸出、并行輸出4種。

移位寄存器的邏輯功能為：存放數(shù)碼，二進(jìn)制數(shù)的串/并、并/串變換等。

615.3.2移位寄存器62單向移位寄存器單向移位寄存器又可以分為左向移位寄存器、右向移位寄存器兩種。圖5-25是由4位維持阻塞D觸發(fā)器構(gòu)成的左向移位寄存器的邏輯圖。低位觸發(fā)器的輸出端接到相鄰高位的輸入端，被移動(dòng)的數(shù)據(jù)從最低位觸發(fā)器的D端送入依次前移。這種依次輸入的方式稱為串行輸入。5.3.2移位寄存器63移位寄存器數(shù)據(jù)移動(dòng)表CP個(gè)數(shù)寄存器狀態(tài)輸入數(shù)據(jù)Dd3d2d1d0＝1011Q3Q2Q1Q0000001（左移）100010（左移）200101（左移）301011（左移）410115.3.2移位寄存器64

左移寄存器時(shí)序圖5