第7章D/A轉(zhuǎn)換器與A/D傳換器7.1概述7.2

D/A轉(zhuǎn)換器7.3模擬量到數(shù)字量的轉(zhuǎn)換(A/D)

7.1概述

A/D(模/數(shù))轉(zhuǎn)換器是將模擬信號轉(zhuǎn)換為數(shù)字信號的器件，又稱為ADC(AnalogtoDigitalConverter)；D/A(數(shù)/模)轉(zhuǎn)換器則是將數(shù)字信號轉(zhuǎn)換為模擬信號的器件，又稱為DAC(DigitaltoAnalogConverter)。A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器都是隨著數(shù)字計算機技術(shù)的發(fā)展而發(fā)展起來的。眾所周知，自然界的物理信號均是模擬連續(xù)信號，如聲音、圖像、溫度、濕度、壓力、流量、位移等，要利用數(shù)字計算機對這些信號進行處理，首先需要通過傳感器將其轉(zhuǎn)換為模擬電壓或電流信號，之后通過A/D轉(zhuǎn)換器將其變換為由數(shù)字代碼表示的在幅值和時間上都離散的數(shù)字信號。另一方面，如果要利用數(shù)字計算機合成需要的模擬信號或?qū)⒔?jīng)過數(shù)字處理后的信號再轉(zhuǎn)換為模擬信號，則需要D/A轉(zhuǎn)換器將時間離散的數(shù)字信號轉(zhuǎn)換為模擬信號。例如，將降噪后的信號輸出，或利用數(shù)字計算機產(chǎn)生視頻圖像或語音信號等。因此，A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器是數(shù)字系統(tǒng)和模擬系統(tǒng)進行信息轉(zhuǎn)換的關(guān)鍵部件。圖7.1所示為計算機實時控制系統(tǒng)的原理框圖，從圖中可以看出A/D和D/A的作用很大。圖7.1計算機實時控制系統(tǒng)的原理框圖

7.2

D/A轉(zhuǎn)換器

7.2.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

圖7.2是四位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的原理圖，它由權(quán)電阻網(wǎng)絡(luò)、模擬開關(guān)與求和放大器三部分組成。權(quán)電阻網(wǎng)絡(luò)中每個電阻的阻值與對應(yīng)位的權(quán)成反比。開關(guān)S3、S2、

S1和S0分別受輸入代碼d3、d2、d1和d0的狀態(tài)控制，代碼為1時開關(guān)將電阻接到UREF上，該支路電流對總電流有貢獻,代碼為0時開關(guān)將電阻接地，該支路電流對總電流無貢獻。這樣流過每個電阻的電流就和對應(yīng)位的權(quán)成正比。圖7.2四位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器若取求和放大器的反饋電阻RF為R/2,則求和放大器總的輸出電壓為(7.1)對于n位的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器,輸出電壓的計算公式可寫成(7.2)式（7.2）表明，輸出的模擬電壓uO正比于輸入的數(shù)字信號Dn，從而實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。Dn的范圍為這個電路的優(yōu)點是結(jié)構(gòu)比較簡單，所用的電阻元件數(shù)很少；其缺點是各個電阻的阻值相差較大，尤其在輸入信號的位數(shù)較多時，問題就更突出了。例如，當(dāng)輸入信號增加到八位時，如果取權(quán)電阻網(wǎng)絡(luò)中最小的電阻R=10kΩ，那么最大的電阻將達到27R=1.28MΩ,兩者相差128倍。要想在極為寬廣的阻值范圍內(nèi)保證每個電限值都有很高的精度，這是十分困難的。這對于制作集成電路尤為不利。為克服這一缺點，在輸入數(shù)字量的位數(shù)較多時可采用雙級權(quán)電阻網(wǎng)絡(luò)。在雙級權(quán)電阻網(wǎng)絡(luò)中，每一級仍然只有四個電阻，阻值之比還是1∶2∶4∶8。由于電阻的最大值與最小值相差仍為8倍，因此精度很難提高。7.2.2倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

為了克服權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中電阻阻值相差過大的缺點，人們研制出了倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，如圖7.3所示。從圖7.3中可看出，倒T型電阻網(wǎng)絡(luò)中僅有R和2R兩種阻值的電阻，這就給集成電路的設(shè)計和制作帶來了很大方便。圖7.3倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器用戴維南定理化簡可以得到虛框內(nèi)總電阻為R,而di=1時，Ii流入i∑，對總電流有貢獻，di=0時，Ii流入地端，對總電流沒有貢獻?？傠娏骺捎霉奖硎荆嚎梢缘贸鯠/A轉(zhuǎn)換器的輸出電壓：（7.3）同樣，對于n位的倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，則輸出電壓的計算公式和式（7.3）相同。

由于倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中各支路的電流直接流入運算放大器的輸入端,它們之間不存在傳輸時間差，因而提高了轉(zhuǎn)換速度并減小了動態(tài)過程中輸出端可能出現(xiàn)的尖峰脈沖。同時，只要所有的模擬開關(guān)在狀態(tài)轉(zhuǎn)換時滿足“先通后斷”的條件(一般的模擬開關(guān)在工作時都是符合這個條件的)，那么即使在狀態(tài)轉(zhuǎn)換過程流中過各支路的電流也不改變，因而不需要電流的建立時間，這也有助于提高電路的工作速度。

鑒于以上原因，倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器是目前使用的D/A轉(zhuǎn)換器中速度較快的一種，也是用得最多的一種。7.2.3權(quán)電流型D/A轉(zhuǎn)換器

在前面介紹的電阻網(wǎng)絡(luò)型D/A轉(zhuǎn)換器中，都使用電子開關(guān)進行切換，每位數(shù)據(jù)的取值決定開關(guān)的連接方向。由于電子開關(guān)通常是利用晶體管的導(dǎo)通、截止實現(xiàn)的，而晶體管導(dǎo)通時都有一定的導(dǎo)通電阻，存在一定的壓降，且每個管子的導(dǎo)通電阻、導(dǎo)通壓降也不盡相同，因此這些缺少一致性的導(dǎo)通電阻與電阻網(wǎng)絡(luò)的電阻共同作用于電路，難免會產(chǎn)生一定的誤差。為了減少這些電子開關(guān)對電路轉(zhuǎn)換精度的影響，可以采用一種權(quán)電流轉(zhuǎn)換的方法，將每個數(shù)據(jù)位的權(quán)重與一個相應(yīng)大小的恒流源對應(yīng)，以恒定電流的形式對輸出產(chǎn)生貢獻，這樣就大大減少了電子開關(guān)導(dǎo)通電阻對精度的影響。這就是權(quán)電流型D/A轉(zhuǎn)換器，其電路圖如圖7.4所示。圖7.4權(quán)電流型D/A轉(zhuǎn)換器由圖7.4所示的電路圖可知，權(quán)電流型D/A轉(zhuǎn)換器仍然使用電子開關(guān)作為切換，當(dāng)某位數(shù)值為0時，開關(guān)轉(zhuǎn)向左側(cè)，對應(yīng)的支路直接接地，對輸出端沒有影響，當(dāng)該位數(shù)值為1時，開關(guān)轉(zhuǎn)向右側(cè)，對應(yīng)的恒流源通過反饋電阻RF作用于輸出，輸出幅度的大小只與反饋電阻和恒流值有關(guān)，不受開關(guān)導(dǎo)通電阻的影響。因此，這個電路的關(guān)鍵變成了如何實現(xiàn)一組保持嚴(yán)格比例關(guān)系的恒流源的問題。7.2.4具有雙極性輸出的D/A轉(zhuǎn)換器

前面介紹的D/A轉(zhuǎn)換電路中，都是單極性輸出，即

數(shù)據(jù)最小值對應(yīng)0電壓，數(shù)據(jù)最大值對應(yīng)最高輸出電壓

(－UREF)，都是正電壓(UREF為負電壓)。在實際應(yīng)用中，

當(dāng)使用D/A轉(zhuǎn)換輸出一個交流信號時，常常要求能夠輸出具有正負極性的信號，比如數(shù)據(jù)最大值對應(yīng)正的電壓最大值，數(shù)據(jù)最小值對應(yīng)負的電壓最小值，數(shù)據(jù)的中間值對應(yīng)中間電壓。為了實現(xiàn)電壓的雙極性輸出，可以在單極性輸出的基礎(chǔ)上，在電路中增加一個恒流支路，使其電流值與數(shù)據(jù)中間值產(chǎn)生的電流值抵消，則輸出電壓就變?yōu)檎摌O性的了，即原來的最大值減半，中間值為零，零值為負(幅度為單極性時絕對值的一半)。如圖7.5所示，增加了恒流偏置電壓UB和偏置電阻RB之后，可產(chǎn)生一個恒流IB,疊加到輸出電流中,從而使整體偏移一定量的電壓。圖7.5具有雙極性輸出的D/A轉(zhuǎn)換器假設(shè)UREF=－8V，在沒有偏移輸出的情況下，電壓的輸出范圍為0～7V，為了使電壓輸出為－4～+3V，即整

體電壓輸出偏移－4V,當(dāng)代碼輸出100時，電壓輸出等于0，只需令I(lǐng)B=i∑，即i∑=I/2=|UREF|/2R=UB/RB。圖7.5具有雙極性輸出的D/A轉(zhuǎn)換器通過上面的例子不難總結(jié)出構(gòu)造雙極性輸出的D/A轉(zhuǎn)換器的一般方法：只要在求和放大器的輸入端接入一個偏移電流，使輸入最高位為1，而其他各位為0時輸出uO=0,同時將輸入的符號位反相后接到一般的D/A轉(zhuǎn)換器的輸入端，就可以得到了雙極性輸出的D/A轉(zhuǎn)換器。7.2.5

D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)

評價D/A轉(zhuǎn)換器的技術(shù)指標(biāo)主要有兩個：轉(zhuǎn)換精度和轉(zhuǎn)換速度。

1.轉(zhuǎn)換精度

由于受各種因素的影響，D/A轉(zhuǎn)換器在轉(zhuǎn)換過程中會產(chǎn)生一定的誤差。D/A轉(zhuǎn)換器的轉(zhuǎn)換精度有以下兩個指標(biāo):

1)分辨率

分辨率表示D/A轉(zhuǎn)換器在理論上可以達到的精度。分辨率的表示方法有：

（1）用D/A轉(zhuǎn)換器輸入端具有的二進制數(shù)的位數(shù)表示。例如，一個D/A轉(zhuǎn)換器輸入端有8個輸入信號D0～D7，則可以說該D/A轉(zhuǎn)換器具有8位分辨率。顯然，輸入的位數(shù)越多，理論上轉(zhuǎn)換輸出的變化范圍就越大，8位輸入可以有256種不同的輸出，12位輸入可以有4096種不同的輸出。（2）用理論上能夠表達的最小非0電壓值與最大輸出電壓值之比表示。例如，對于一個10位的D/A轉(zhuǎn)換器，最小電壓用0000000001表示，即十進制的1,最大值用1111111111表示，即十進制的1023，它們的分辨率可以表示為1／1023≈0.001,其通用公式為1／2n－1。

2)轉(zhuǎn)換誤差

轉(zhuǎn)換誤差表示D/A轉(zhuǎn)換器的實際轉(zhuǎn)換結(jié)果與理想轉(zhuǎn)換結(jié)果之間的誤差。

在理想情況下，N位輸入數(shù)據(jù)從最小的全0遞增到最大的全1,輸出的轉(zhuǎn)換量(如電壓)應(yīng)該是一個線性遞增的直線，而實際上由于一些原因，轉(zhuǎn)換的結(jié)果總會偏離這條直線，偏離可能會出現(xiàn)在不同的位置，因此就用出現(xiàn)的最大偏移量(折合為數(shù)據(jù)位數(shù))相當(dāng)于最低有效位(LSB)的倍數(shù)來表示，如轉(zhuǎn)換誤差為±1LSB、(1/2)LSB等。另一種表示方法是用最大誤差值與輸出電壓最大值(滿度輸出值FSR)的百分比來表示，即

轉(zhuǎn)換誤差產(chǎn)生的原因有很多，主要的因素有:

（1）電子開關(guān)導(dǎo)通電阻和導(dǎo)通電壓的存在及其不一致性。

（2）參考電壓不穩(wěn)定。

（3）運算放大器零點漂移和增益誤差。

（4）電阻網(wǎng)絡(luò)的阻值誤差。

2.轉(zhuǎn)換速度

轉(zhuǎn)換速度是指輸入端給定數(shù)字信號后，輸出端給出相應(yīng)模擬輸出(與穩(wěn)態(tài)值誤差小于±1LSB)所需要的最小時間，通常稱為建立時間?？紤]到最差的轉(zhuǎn)換情況，一般用所有數(shù)據(jù)端從全0變?yōu)槿?(或從全1變?yōu)槿?)時的建立時間表示產(chǎn)品的轉(zhuǎn)換速度。D/A轉(zhuǎn)換速度一般在幾十納秒到幾十

微秒之間，應(yīng)根據(jù)實際需要選取具有不同轉(zhuǎn)換速度的DAC芯片。

7.3模擬量到數(shù)字量的轉(zhuǎn)換(A/D)

7.3.1模/數(shù)轉(zhuǎn)換的基本概念

將模擬信號轉(zhuǎn)換成數(shù)字信號，是一個從連續(xù)量到離散量的轉(zhuǎn)換過程，信息會有所損失，因此在滿足需要的前提下如何選擇恰當(dāng)?shù)霓D(zhuǎn)換方式、轉(zhuǎn)換精度和轉(zhuǎn)換速度是人們普遍關(guān)心的問題。A/D轉(zhuǎn)換一般需要經(jīng)過采樣、保持、量化和編碼幾個過程。采樣(也叫取樣)就是對輸入模擬信號的幅值進行讀取，提取樣本。采樣通常按照一定的頻率周期性地進行，以達到準(zhǔn)確地反映輸入信號特征的目的。一般來說，采樣的頻率越高，讀取的內(nèi)容越細致，越能反映輸入信號的原貌，轉(zhuǎn)換的結(jié)果也越精確。根據(jù)采樣定理，當(dāng)采樣頻率大于或等于被采樣信號最高頻率的2倍時，才能不失真地還原該信號。對模擬信號的采樣如圖7.6所示。圖7.6對模擬信號的采樣保持是為了保證轉(zhuǎn)換過程中采樣電壓的穩(wěn)定而采取的處理方法。由于輸入信號是隨時變化的，因此在模/數(shù)轉(zhuǎn)換過程中，輸入的模擬信號不能穩(wěn)定，必然會影響轉(zhuǎn)換結(jié)果。在實際電路中，采樣和保持是一個整體電路，簡稱采保。采樣保持電路就是一個受控的電容充電電路，如圖7.7所示。圖7.7采樣保持電路的基本原理在采樣階段，電子開關(guān)接通，輸入電壓對電容進行充電，使電容的電壓隨輸入信號的幅度而改變；采樣結(jié)束時，電子開關(guān)關(guān)閉，電容上保持著一個相對穩(wěn)定的代表輸入電壓的電壓（因為轉(zhuǎn)換電路將對這個電壓進行轉(zhuǎn)換，所以希望在轉(zhuǎn)換期間它能夠保持穩(wěn)定）。采樣保持電路的基本原理如圖7.7所示。當(dāng)取樣控制信號uL為高電平時,MOS管V導(dǎo)通，輸入信號uI經(jīng)電阻R1和MOS管V向電容CH充電。若R1=RF,則充電結(jié)束后uO=uC=

－uI。當(dāng)uL返回低電平以后，MOS管V截止。由于CH上的電壓在一段時間內(nèi)保持不變，所以uO也保持不變，取樣結(jié)果被保存下來。顯然，CH的容量大小決定保持的時間長度。圖7.7采樣保持電路的基本原理采樣保持電路既要具有一定的取樣速度，快速充電，又要盡量使保持的電壓其下降率很小，放電很慢。這是一對矛盾。簡單的采樣保持電路難以兼顧，需要采用專用的電路。經(jīng)典的集成采樣保持電路LF398如圖7.8所示，它采用了兩級運算放大器的結(jié)構(gòu)，具有隔離放大的作用，較好地解決了取樣速度和幅度保持的矛盾。目前許多A/D轉(zhuǎn)換器本身就帶有采樣保持電路，因此不必單獨配備。圖7.8中，二極管V1和V2組成保護電路。當(dāng)uL=1時電路處于采樣工作狀態(tài)，這時S閉合，A1和A2均工作在單位增益的電壓跟隨器狀態(tài)，所以有uO=uO1=uI。如果在R2的引出端與地之間接入電容CH,那么電容電壓的穩(wěn)定值也是uI。取樣結(jié)束后uL回到低電平，電路進入保持狀態(tài)。圖7.8集成采樣保持芯片LF3987.3.2并聯(lián)比較型A/D轉(zhuǎn)換器

并聯(lián)比較型A/D轉(zhuǎn)換器由分壓電阻鏈、電壓比較器、寄存器和優(yōu)先編碼器4個部分組成。圖7.9是3位并聯(lián)比較型A/D轉(zhuǎn)換器的原理圖，可以將輸入信號uI為0～UREF的模擬電壓轉(zhuǎn)換為3個二進制代碼d2d1d0。圖7.9

3位并聯(lián)比較型A/D轉(zhuǎn)換器原理圖由圖7.9可見，分壓電阻鏈由一個R/2和7個R電阻組成，它們依次對參考電壓UREF分壓。R/2電阻分得的電壓為同理可得到其他各R上分得的電壓為(3/15)UREF，…，(13/15)UREF。依次類推，可得到uI為不同電壓時各觸發(fā)器的狀態(tài)。各觸發(fā)器的輸出直接送入優(yōu)先編碼器的輸入端，根據(jù)優(yōu)先編碼器的功能，只有最高級別的比較器輸出的高電平被編碼。所以可得到編碼器的對應(yīng)輸出編碼d2d1d0，此即為模

擬量對應(yīng)的數(shù)字量。可見，并聯(lián)比較型A/D轉(zhuǎn)換器各級同時進行比較，各級輸出碼同時并行產(chǎn)生，轉(zhuǎn)換速度和輸出碼的位數(shù)無關(guān)，所以其最大的優(yōu)點是轉(zhuǎn)換速度；缺點是隨著輸出位數(shù)的增加，所需要的器件數(shù)增加速度很快，如果需要n位的A/D轉(zhuǎn)換器，則需要2n個電阻和2n－1個比較器。這種ADC適合速度快、分辨率高的場合。7.3.3逐次逼近型A/D轉(zhuǎn)換器

逐次逼近型A/D轉(zhuǎn)換器的電路框圖如圖7.10所示，主要由比較器、控制電路、逐次逼近寄存器和DAC等部分組成。轉(zhuǎn)換器將輸入模擬電壓與不同的基準(zhǔn)電壓進行多次比較，比較時從DAC的輸入數(shù)字量的高位到低位逐次進行，依次確定各位數(shù)碼的“0”、“1”狀態(tài)，使轉(zhuǎn)換所得的數(shù)字量在數(shù)值上逐次逼近輸入模擬量的對應(yīng)值。圖7.10逐次逼近型A/D轉(zhuǎn)換器原理圖例如，轉(zhuǎn)換器的位數(shù)為4位，在轉(zhuǎn)換開始前，逐次逼近寄存器輸出清零，4位DAC輸出uO=0。轉(zhuǎn)換控制信號uL=1時開始轉(zhuǎn)換。在第一個時鐘脈沖的作用下，逐次逼近寄存器最高位輸出1，其余輸出為0，即逐次逼近寄存器輸出1000，進入D/A轉(zhuǎn)換器，轉(zhuǎn)換為與之對應(yīng)的模擬電壓

uO,送入比較器與模擬輸入信號uI進行比較。若uO>uI,則說明數(shù)字量1000太大，高位的1應(yīng)去掉；若uO<uI，則說明數(shù)字量1000不夠大，高位1應(yīng)該保留。在第二時鐘脈沖的作用下，按同樣的方法將次高位置1，使寄存器輸出1100（最高位的1保留時）或者0100(最高位的1去掉時)，并送入比較器與輸入信號uI進行比較，從而確定次高位的1是否應(yīng)該保留。按此方法逐次比較，直至最低位比較完后，轉(zhuǎn)換結(jié)束。逐次逼近型A/D轉(zhuǎn)換器的轉(zhuǎn)換時間取決于輸出數(shù)字的位數(shù)u時鐘頻率，位數(shù)越多,則時鐘頻率越低，轉(zhuǎn)換所需要的時間越長。逐次逼近型A/D轉(zhuǎn)換器在轉(zhuǎn)換期間，輸入信號

uI的值不可發(fā)生變化，否則將出現(xiàn)轉(zhuǎn)換錯誤，因而逐次逼近型A/D轉(zhuǎn)換器抗干擾能力較差，所以一般在A/D轉(zhuǎn)換器前加采樣保持器來鎖存電壓。7.3.4雙積分型A/D轉(zhuǎn)換器

雙積分型A/D轉(zhuǎn)換器的基本原理如圖7.11所示，uI為被轉(zhuǎn)換電壓，+UREF、－UREF為正、負參考電壓，START為啟動信號。圖7.11雙積分型A/D轉(zhuǎn)換器原理圖初始時，START=0，控制邏輯輸出的控制信號使計數(shù)器清0（計數(shù)器的溢出位同時被清0），同時控制邏輯控制模擬開關(guān)S0閉合，使電容C充分放電。

在積分第一階段，令START=1，控制邏輯輸出控制信號（S1、S2的狀態(tài)組合）控制模擬開關(guān)S與uI接通，使積分器對uI反向積分（第一次積分）。若uI>0，則有uO<0，通過比較器使uC>0，S與uI接通的同時控制邏輯控制計數(shù)器開始計數(shù)（計數(shù)脈沖周期為T0）。當(dāng)計數(shù)器計滿時，其溢出位變?yōu)?，控制電路根據(jù)uC

和溢出位的狀態(tài)控制模擬開關(guān)S1與－UREF接通，同時計數(shù)器又從0開始計數(shù)。此時積分器開始正向積分（第二次積分）,當(dāng)uO上升到略大于0時，比較器使uC變?yōu)榈碗娖?，該低電平使控制邏輯輸出控制信號，控制計?shù)器停止計數(shù)。此刻計數(shù)器的