數(shù)字電子技術(shù)實(shí)驗(yàn)講義

實(shí)驗(yàn)指導(dǎo)書

楊延寧編

延安大學(xué)信息學(xué)院

2015年5月

前百

數(shù)字電路是一門理論性與技術(shù)性都較強(qiáng)的技術(shù)基礎(chǔ)課,實(shí)驗(yàn)是本課

程的重要教學(xué)環(huán)節(jié),務(wù)必十分重視。

本實(shí)驗(yàn)講義是為通信工程專業(yè)學(xué)生作數(shù)字電路實(shí)驗(yàn)而設(shè)計(jì)與編寫

的。編寫時(shí)考慮了本專業(yè)的現(xiàn)行計(jì)劃學(xué)時(shí)、所用教材內(nèi)容及后續(xù)課程內(nèi)

容等。本講義編寫了八個(gè)實(shí)驗(yàn)，每個(gè)實(shí)驗(yàn)計(jì)劃用時(shí)T80分鐘。

一、數(shù)字電路實(shí)驗(yàn)?zāi)康?/p>

1、驗(yàn)證、鞏固與補(bǔ)充本課程的理論知識(shí)，通過理論聯(lián)系實(shí)際，進(jìn)一步

提高分析與解決問題的能力。

2、熟悉本課程常用儀器的基本原理、要緊性能指標(biāo)，并能正確使用

儀器及熟悉基本測(cè)量方法。

3、具有正確處理實(shí)驗(yàn)數(shù)據(jù)、分析實(shí)驗(yàn)結(jié)果、撰寫實(shí)驗(yàn)報(bào)告的能力，培

養(yǎng)嚴(yán)謹(jǐn)、實(shí)事求是的工作作風(fēng)。

二、實(shí)驗(yàn)準(zhǔn)備要求

實(shí)驗(yàn)準(zhǔn)備包含多方面，如實(shí)驗(yàn)?zāi)康摹⒁?、?nèi)容與與實(shí)驗(yàn)內(nèi)容有關(guān)

的理論知識(shí)都要做到心中有數(shù)，并要寫好預(yù)習(xí)報(bào)告。預(yù)習(xí)報(bào)告能夠簡明

扼要地寫一些要點(diǎn)，而不需要按照什么格式,只要自己能看懂就行。內(nèi)容

以邏輯圖與電路圖（連線圖）為主，附以文字說明或者必要的記錄實(shí)驗(yàn)結(jié)

果圖表。在預(yù)習(xí)報(bào)告中要求將邏輯圖與連線圖同時(shí)畫出，這是由于，只

有邏輯圖則不利于連接線路，而只有連線圖則反映不出電路邏輯圖。在

實(shí)驗(yàn)過程中一旦出了問題，不便進(jìn)行理論分析。特別當(dāng)電路較復(fù)雜時(shí)還應(yīng)

將邏輯圖與連線圖結(jié)合起來。

三、數(shù)字電路實(shí)驗(yàn)中的常見故障及排除

數(shù)字電路實(shí)驗(yàn)過程的第一步，通常都是連接線路，當(dāng)線路連接好后，就

能夠加電進(jìn)行試驗(yàn)。若加電后電路不能按預(yù)期的邏輯功能正常工作，就說

明電路有故障，產(chǎn)生故障的原因大致有下列幾個(gè)方面：

1、電路設(shè)計(jì)錯(cuò)誤。

2、布線錯(cuò)誤。

3、集成塊使用不當(dāng)或者功能不正常。

4、接觸不良。

5、電源電壓不符合要求。

在我們的實(shí)際實(shí)驗(yàn)過程中，故障最多的情況當(dāng)屬接觸不良與布線錯(cuò)

誤。為了使實(shí)驗(yàn)?zāi)茼樌M(jìn)行，減少出現(xiàn)故障的可能性，實(shí)驗(yàn)過程務(wù)必做到

認(rèn)真、認(rèn)真、有步驟地進(jìn)行。并注意下列幾點(diǎn)：

1、插集成元件時(shí)應(yīng)注意校準(zhǔn)其所有引腳，使其端、直、等距。然后慢

慢插入實(shí)驗(yàn)板，以免用力過猛而折斷或者彎曲集成元件的引腳。并注意集

成元件方向，以免倒插。雙列直插式集成元件一端具有半圓形定位標(biāo)記,

其下方為第1引腳,上方為最后一個(gè)引腳，引腳序號(hào)以逆時(shí)鐘方向遞增。

2、在布線之前，最好先對(duì)實(shí)驗(yàn)所用集成元件進(jìn)行邏輯功能測(cè)試，這樣就

能夠避免在實(shí)驗(yàn)中因元件功能不正常而產(chǎn)生電路工作不正常，實(shí)際上預(yù)

先檢查元件的邏輯功能并不需花費(fèi)多少時(shí)間。

3、布線所用導(dǎo)線為單芯直徑約0.6nm的導(dǎo)線，布線時(shí)注意導(dǎo)線不要垮

接在集成元件的上面，也不要使其交叉連接在空中搭成網(wǎng)狀，而應(yīng)使導(dǎo)線

貼近實(shí)驗(yàn)板連接,沿水平與垂直兩個(gè)正交方向走向。

4、布線時(shí)應(yīng)有順序地進(jìn)行，以免漏接。連接時(shí)，首先連接固定電平的引

腳,如電源正負(fù)極、門的多余輸入端、工作過程中保持高電平或者低電平

的置位、復(fù)位與選通端等。然后再按照信號(hào)流向順序依次布線。

5、關(guān)于使用集成元件較多的大型實(shí)驗(yàn)，應(yīng)分塊連接，調(diào)試，最后總體連

接。

在實(shí)驗(yàn)電路設(shè)計(jì)正確的情況下，布好線又經(jīng)檢查后，通常出問題的機(jī)

率是不多的。同時(shí)數(shù)字電路中的故障通常比模擬電路中的故障較易檢查

與排除。關(guān)于實(shí)驗(yàn)中出現(xiàn)的故障進(jìn)行排除時(shí)，要保持頭腦冷靜，有分析地

逐步進(jìn)行，避免抱著僥幸心理亂碰，或者在幾分鐘內(nèi)找不到故障所在，則束

手無策，甚至把連線全部撥掉，從頭開始，這樣太浪費(fèi)時(shí)間。

卜面推薦兩種排除故障的方法：

1、邏輯分析法。接通電源后，置電路于初始狀態(tài)，并用單步工作方

式給電路輸入信號(hào)，觀察電路工作情況，婦有問題，則不要急于檢查，而應(yīng)

繼續(xù)給電路以不一致的輸入，記錄電路的輸出或者狀態(tài)。由此可得電路的

一張真值表或者狀態(tài)轉(zhuǎn)換表。然后與正確的情況進(jìn)行比較分析，從而推斷

故障的

性質(zhì)、原因及所在位置。

2、逐級(jí)追查法,逐級(jí)追查法即根據(jù)電路的邏輯圖順序檢查各級(jí)的

輸入與輸出。其方向既能夠由輸入至輸出逐級(jí)檢查,也能夠由輸出到輸入

逐級(jí)檢查。

目錄

實(shí)驗(yàn)一組合邏輯電路設(shè)計(jì)(SSI).....................................................

實(shí)驗(yàn)二編碼器與譯碼器...................................

實(shí)驗(yàn)三全加器及其應(yīng)用...................................

實(shí)驗(yàn)四數(shù)據(jù)選擇器及應(yīng)用.................................

實(shí)驗(yàn)五時(shí)序電路的測(cè)試與設(shè)計(jì)............................

實(shí)驗(yàn)六集成計(jì)數(shù)器.......................................

實(shí)驗(yàn)七節(jié)日彩燈設(shè)計(jì).....................................

實(shí)驗(yàn)八六人搶答器設(shè)計(jì).................................

附錄一數(shù)字實(shí)驗(yàn)箱簡介....................................

附錄二半導(dǎo)體集成電路型號(hào)命名法...........................

附錄三集成電路引腳圖....................................

實(shí)驗(yàn)一組合邏輯電路設(shè)計(jì)(SSI)

一、實(shí)驗(yàn)?zāi)康?/p>

1、掌握組合邏輯電路的通常設(shè)計(jì)方法。

2、熟悉多輸出組合邏輯電路設(shè)計(jì)技巧。

二、實(shí)驗(yàn)原理

邏輯電路分為組合邏輯電路與時(shí)序邏輯電路兩種，組合邏輯電路設(shè)計(jì)則是各類

邏輯設(shè)計(jì)的基礎(chǔ)。組合邏輯電路的設(shè)計(jì)步驟為：

1、根據(jù)實(shí)際命題作數(shù)學(xué)抽象列出真值表。

2、由真值表列函數(shù)表達(dá)式。

3、化簡邏輯函數(shù)并根據(jù)所用的器件變換邏輯函數(shù)形式。

4、畫邏輯圖。

在使用小規(guī)模集成電路SSI的情況下,電路設(shè)”的最佳標(biāo)準(zhǔn)為：

1、使用的邏輯器件數(shù)要最少,這就要求邏輯函數(shù)中的項(xiàng)數(shù)最少。

2、邏輯網(wǎng)絡(luò)中的連線數(shù)要最少，這就要求邏輯函數(shù)各個(gè)項(xiàng)的變量數(shù)要最少。

在設(shè)計(jì)多輸出函數(shù)時(shí)，為了達(dá)到上述二標(biāo)準(zhǔn),應(yīng)使化簡后的函數(shù)中包含更多的公

共項(xiàng)。

三、實(shí)驗(yàn)儀器及材料

穩(wěn)壓電源一臺(tái)

74LS00二塊

74LS10一塊

74LS86一塊

74LS04一塊

四、實(shí)驗(yàn)內(nèi)容

1、設(shè)計(jì)一個(gè)將8421BCD碼轉(zhuǎn)換為余3BCD碼的代碼轉(zhuǎn)換器，所用器件為一塊

74LS04,兩塊74LS00,一塊74LS10,寫出設(shè)計(jì)過程，畫出邏輯圖、連線圖，測(cè)試其

功能。

2、用一塊74LS86設(shè)計(jì)一個(gè)四位二進(jìn)制碼的原反碼轉(zhuǎn)換電路，輸入為A：

A3A2AIA。與操縱端M,當(dāng)M為0時(shí)，輸出為原碼A3A2A1A0；當(dāng)M為1時(shí)輸出為反碼

畫出邏輯圖、連線圖，并測(cè)試其功能。

8421BCD碼與余3碼轉(zhuǎn)換真值表

NABcDEFGH

000000011

100010100

200100101

300110110

401000111

501011000

601101001

701111010

810001011

910011100

實(shí)驗(yàn)二.編碼器與譯碼器

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉譯碼器、編碼器的工作原理及其邏輯功能。

2.掌握譯碼器、編碼器的擴(kuò)展方法及在多輸出組合函數(shù)設(shè)計(jì)中的典型應(yīng)用。

二、實(shí)驗(yàn)儀器與器材

1.數(shù)字邏輯實(shí)驗(yàn)儀1臺(tái)

2.數(shù)字萬用表1塊

3.直流穩(wěn)壓電源1臺(tái)

4.74LS8148兩塊,74LS00一塊,74sl38兩塊,74s20一塊

三、預(yù)習(xí)要求

1.復(fù)習(xí)編碼器、譯碼器的工作原理。

2.熟悉編碼器與譯碼器的擴(kuò)展方法及典型應(yīng)用。

3.熟悉74LS148、74LS138的外形及引腳排列。

四、實(shí)驗(yàn)原理

1.編碼器原理

數(shù)字電路處理、存儲(chǔ)及傳輸?shù)男畔⑹嵌M(jìn)制碼，而人們?cè)谧匀唤缰杏龅讲⒘?xí)慣

的則為非二進(jìn)制信息。因此就需要有一種將非二進(jìn)制信息轉(zhuǎn)化為二進(jìn)制信息的電

路。

給每個(gè)表示信息的符號(hào)按一定的規(guī)律賦于二進(jìn)制碼的過程稱之編碼。如在計(jì)算

機(jī)中將十進(jìn)制數(shù)0?9、大小寫英文字母、各類運(yùn)算符與各類操縱符按一定規(guī)律編為

二進(jìn)制碼，稱之ASCH碼；在程控電話中，將話音信號(hào)采樣、量化后編為二進(jìn)制碼;

在各類數(shù)字測(cè)量儀表中，將被測(cè)量信號(hào)轉(zhuǎn)化為二進(jìn)制碼，等等。在數(shù)字系統(tǒng)中，編

碼占有很重要的地位。

實(shí)現(xiàn)編碼功能的電路即編碼器。編碼器的邏輯符

號(hào)如圖21所示。圖的左邊為輸入線，每一條輸入線；19

代表一個(gè)數(shù)符或者字符，圖的右邊為輸出線，全部輸需

n

出線輸出的每種組合對(duì)應(yīng)于一條輸入線上數(shù)符或者字m——||——2

符的二進(jìn)制碼。在同一時(shí)刻，編碼器的m條輸入線只圖2—1

同意其中一條線上有信號(hào)。編碼器輸入端數(shù)m與輸出

端數(shù)n之間的關(guān)系為

由于編碼器不同意同時(shí)兩條輸入線上有信號(hào)，否則會(huì)引起邏輯混亂。為此人們

設(shè)計(jì)了優(yōu)先編碼器。如8線-3線優(yōu)先編碼器(74LS148)。10線-4線8421BCD碼優(yōu)先

編碼器(74LS147)。

下面具體介紹8線-3線優(yōu)先編碼器(74IS148)

圖2-2為74LS148的邏輯符號(hào)，表2-1為它的邏

輯功能表。其中為選通輸入端，為選通輸出端,

3nYEXY1

-o§__74LS148____5o-

7成為擴(kuò)展端，已與歹EX用于擴(kuò)展編碼功能，所有

TrTelsTiI3I2I1To

輸入端與輸出端都是低電有效。M為低電時(shí)，本集成nWrm

塊選通，編碼器正常工作，否則所有輸出端均被封鎖,

圖2—2

輸出高電平。只有當(dāng)本集成塊選通，且無輸入時(shí)，即

5=0,7°,7i、12、7s、74>了5、了6、7?全為同電平常，人有效，說明本片無

輸入；當(dāng)M=0,7。?77只有一個(gè)為零時(shí)，YEN.=0表示本片有輸入。根據(jù)表3-1

可得輸Hi端函數(shù)表達(dá)式:

表2—174LS148的功能表

輸人輸出

ioiiVs

ShhhhhY2匕VoYa

1XXXXXXXX11111

01111111111101

0XXXXXXX000010

0XXXXXX0100110

0XXXXX01101010

0XXXX011101110

0XXX0111110?10

0XX01111110110

0X011111111010

0011111I111110

6+

丫0=(/1/2/4/6+/3/4/6+/5^

Pi=(/27475+/374/5+/64-/7)

:2=(仆仆/6+，/)5

Ys=(iohl2hl41576h)S

YEX=(101\12hl4Isifill)SS

最后指出，優(yōu)先編碼器還被廣泛應(yīng)用于各類優(yōu)

先操縱系統(tǒng)中。如計(jì)算機(jī)中的優(yōu)先中斷操縱電路，

核電站優(yōu)先報(bào)警系統(tǒng)等。

2.譯碼器原理圖2—3

譯碼是編碼的逆過程，它是將二進(jìn)制碼按它原意翻譯成相應(yīng)的輸出信號(hào)。

實(shí)現(xiàn)譯碼功能的電路稱之譯碼器，其邏輯符號(hào)如圖2-3所示。譯碼器輸入的是

二進(jìn)制碼，輸入線數(shù)n為二進(jìn)制碼的位數(shù)。輸出的每條線與一組二進(jìn)制碼相對(duì)應(yīng)，

或者者說每個(gè)輸出函數(shù)是n個(gè)輸入變量的一個(gè)最小項(xiàng)，故譯碼器有的時(shí)候被稱之最

小項(xiàng)發(fā)生器。譯碼器輸入端數(shù)n與輸出端數(shù)m之間的關(guān)系為

在中規(guī)模集成電路中，有3線-8線譯碼器，4線-16線譯碼器，它們屬于全譯

碼，m=2no還有4線-10線8421BCD十進(jìn)制譯碼器，屬于部分譯碼。另外，還有另

一類完全不一致的數(shù)字顯示譯碼器，其MSI有BCD八段顯示譯碼器與BCD七段顯示

譯碼器兩類。

下面著重介紹3線-B線譯碼器74LS138,其邏輯圖如圖2-4所示，表2-2給出

了74LS138的邏輯功能。譯碼器被廣泛應(yīng)用于數(shù)據(jù)分配器、時(shí)鐘脈沖分配器、數(shù)碼

顯示與存儲(chǔ)器系統(tǒng)的地址譯碼器等方面。

表2-23線-8線譯碼幫74LS138的功能表

,人,出

5+S

—LI」1AA舟a3AjA〕A。匕YiYi匕匕匕匕塔

XXXX11111111

A。AiAiS)S2S3?

X1XXX11111111

74LS1381000001111111

1000110111111

YoYiY2Y\Y4Y,匕Y,

Tnnni：001011011111

001111101111

010011110111

Z\Zi^3ZZiZtZj]

t010111111011

I011011111101

圖2—4_L-011111111110

五、實(shí)驗(yàn)內(nèi)容

1.用2塊8線-3線優(yōu)先編碼器74LS148實(shí)現(xiàn)16線-4線優(yōu)先編碼器。

①畫出邏輯圖，說明擴(kuò)展后輸出為原變量還是反變量；

②畫出連線圖，并依此在實(shí)驗(yàn)板上搭線；

③輸入用0T開關(guān)，輸出用LED顯示。驗(yàn)證電路的正確性，并做出記錄。

2.用兩塊74LS138實(shí)現(xiàn)4線T6線全譯碼。

①畫出邏輯圖

②畫出連線圖，并依此在實(shí)驗(yàn)板上搭線。

③輸入用0T開關(guān)，輸出用LED顯示。驗(yàn)證電路的正確性，并做出記錄。

3.用一塊74LS138與一塊74LS20設(shè)計(jì)二輸出組合邏輯函數(shù)，輸入為三位二進(jìn)

制碼A2A',輸出分別為偶函數(shù)幾與奇函數(shù)理，畫出邏輯圖、連線圖，搭線驗(yàn)證。

六、實(shí)驗(yàn)報(bào)告要求：

1.畫出各實(shí)驗(yàn)線路圖及連線圖，并說明其工作原理。

2.畫出驗(yàn)證電路正確性的數(shù)據(jù)表格，并填入實(shí)驗(yàn)結(jié)果數(shù)據(jù)，分析各實(shí)驗(yàn)結(jié)果數(shù)

據(jù)，是否與理論相等。

3.回答思考題1、2o

七、思考題

1.如何將74LS148擴(kuò)展為32線-5線優(yōu)先編碼器。

2.如何用一片74LS138實(shí)現(xiàn)5位地址的部分譯碼。

實(shí)驗(yàn)三全加器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉用SSI器件實(shí)現(xiàn)一位全加器的方法。

2.掌握用MSI器件實(shí)現(xiàn)四位全加器的方法，并掌握全加器的應(yīng)用。

3.掌握MSI器件構(gòu)成譯碼與顯示的方法。

二、實(shí)驗(yàn)儀器及材料

1.數(shù)字邏輯實(shí)驗(yàn)儀1臺(tái)

2.數(shù)字萬用表1塊

3.直流穩(wěn)壓電源1臺(tái)

4.與非門74LS00二塊、異或者門74LS86一塊、四位超前進(jìn)位加法器74LS283

二塊。

三、預(yù)習(xí)要求

1.復(fù)習(xí)全加器的工作原理。

2.熟悉加法器的典型應(yīng)用。

3.熟悉74LS86.74LS283的外形及引腳排列。

四、實(shí)驗(yàn)原理

（一）全加器

全加器的邏輯表達(dá)式為：

全力口與5=+ABC^+ABC^+ABC。

進(jìn)位C=ABC0+ABC（）+A西+ABC。

式中A與B分別為被加數(shù)與加數(shù)，Co為低位的進(jìn)位。將S與C表達(dá)式稍加變換得：

S=A十3十C

C二（八十8）Co+AB/十8）Co+AB

由此畫出用SST器件實(shí)現(xiàn)的一位全加器如圖3-1所示。

SCSC

1.5I1■■II■■IB|I

CoABCoAB

圖3-1用SSI構(gòu)成的一位全加器

由SS1器件構(gòu)成的全加器需較多的器件，連接線也

5A1S14

3A2S21

較多，因而可靠性也較差，故目前廣泛使用的是由MST14A3S313

12A4S410

構(gòu)成的多位全加器。6

2

15

圖3-2是一種超前進(jìn)位的四位全加器74LS283o11

圖中由、A3、A2、A1，Bi、B：,、B2、Bi為四位二進(jìn)制被7COC49

加數(shù)與力口數(shù)，C。為由最低位來的進(jìn)位。Sj、S3、s、Si表

圖3—2

示各位全加器的與，G為最高位相加后給出的進(jìn)位。

（二）全加器的應(yīng)用

1.由二進(jìn)制全加器實(shí)現(xiàn)二進(jìn)制減法運(yùn)算

在利用加法器完成減法運(yùn)算時(shí)，最通常的做法是將減數(shù)的二進(jìn)制數(shù)的每一位變

反（0->1,1-0）同時(shí)在最低位加1,其結(jié)果再同被減數(shù)相加。

比如要實(shí)現(xiàn)S|二A「B”可作如下變換：

s=A+（瓦'+i）=a+（-用）補(bǔ)=A|一4

用74LS283實(shí)現(xiàn)四位二進(jìn)制加減法運(yùn)算的邏輯圖如圖3-3所示。若M=l,則該

圖可實(shí)現(xiàn)四位二進(jìn)制加法運(yùn)算；若M=0,則該圖可實(shí)現(xiàn)四位二進(jìn)制加法運(yùn)算，請(qǐng)讀

者自行驗(yàn)證其正確性。

A1s1

A2s2

A3s3

A4s4

B1

B2

B3

B4

c0C4

2.碼制變換

利用全加器實(shí)現(xiàn)碼制變換是很方便的。

例2-1試使用四位加法器完成余3碼到8421碼的轉(zhuǎn)換。

很明顯，關(guān)于同樣一個(gè)十進(jìn)制數(shù)，余3碼比相應(yīng)的8421碼多3。因此實(shí)現(xiàn)余3

碼到8421碼的轉(zhuǎn)換，只需從余3碼減去3碼(0011)即可。由于。011各位變反后成

1100,再加1即為1101,因此，減(0011)能夠用加(1101)等效。因此在四位全加器

的A,?A1接上余3碼的四位代碼,B八B3、Bz、Bi上接固定代碼1101即可完成碼制

轉(zhuǎn)換。同理，也能夠用74LS283實(shí)現(xiàn)由8421碼到余3碼的轉(zhuǎn)換，其轉(zhuǎn)換過程留給

讀者自己完成。

例3-2用四位二進(jìn)制加法器完成一位8421BCD碼加法器。

兩個(gè)用BCD碼表示的數(shù)字相加，并以BCD碼給出其與的電路稱之BCD碼加法器。

當(dāng)兩個(gè)用8421BCD碼表示的一位十進(jìn)制數(shù)相加時(shí)，每個(gè)數(shù)不可能大于9(1001),考

慮到低位來的進(jìn)位，即兩個(gè)一位十進(jìn)制數(shù)進(jìn)行全加時(shí)，最大的與為9+9+1=19,我們

明白，當(dāng)兩個(gè)一位BCD碼相加時(shí)，假如與數(shù)超過9(1001),或者者有進(jìn)位，都應(yīng)該

對(duì)這個(gè)與數(shù)進(jìn)行加6(0110)修正。

用兩片74LS283與少量SSI門電路即可構(gòu)成一位BCD碼加法器，其邏輯圖如圖

3-4所示。圖中片(I)加法器實(shí)現(xiàn)A+B,片(H)加法器實(shí)現(xiàn)加6修正，四個(gè)門電路產(chǎn)

生進(jìn)位C,這個(gè)信號(hào)也就是修正操縱信號(hào)。當(dāng)進(jìn)位輸出C=1時(shí)進(jìn)行加(0110)修正。

產(chǎn)生十進(jìn)制進(jìn)位信號(hào)C=1的條件是：(1)當(dāng)C=1時(shí)(16?19)；(2)當(dāng)S”與S：,同為1時(shí)

(12~15)；(3)S4與S?同為1時(shí)(10?11),假如寫成表達(dá)式,則得到:OC+SS+SS

74LS283

A1s1A1s1

22

3A2sA2s

A3s3A3s3

14A4sA4s

1244

EB1B1

B2B2

B3B3

B4B4

c0c4c0C4

10

圖3—4

BS201

(三)譯碼、顯示電路

IIIIIII

譯碼、顯示電路是組合邏輯電路重要的功能部abcdefg

74LS248

件。本實(shí)驗(yàn)使用的是BCD-7段字型譯碼驅(qū)動(dòng)器DCBARBI

IlliLTLL-[BI/RJO

74LS248o譯碼器的輸入是BCD碼(或者8421碼)。譯

圖3—5

碼器的輸出為七個(gè)電平信號(hào)(a?g),將這七個(gè)電平

信號(hào)加到LED顯示器（BS201或者BS202）,即可顯示出輸入的十進(jìn)制數(shù)。譯碼、顯

示電路的邏輯圖，如圖3-5所示。

譯碼、顯示電路在實(shí)驗(yàn)中可作為通用的功能部件使用。

五、實(shí)驗(yàn)內(nèi)容及方法

1.用圖3-1所示的一位全加器進(jìn)行實(shí)驗(yàn)，輸入用07開關(guān)，輸出用LED顯示。

①列表驗(yàn)證一位全加器真值表。

②利用該電路如何實(shí)現(xiàn)如下邏輯功能

（a）十8

（b）=A

2.實(shí)驗(yàn)箱上，圖3-5實(shí)驗(yàn)線路已接好，加電測(cè)試其功能（隨意輸入1?2組BCD

碼，觀察顯示結(jié)果是否正確。

3.按圖3-2及圖3-5連接實(shí)驗(yàn)線路，G用發(fā)光二極管顯示，與用數(shù)碼管顯示，

按表4T的內(nèi)容進(jìn)行加法實(shí)驗(yàn)，將實(shí)驗(yàn)顯示結(jié)果填入表中。

表3—1

A4A3A2A1B4B3B2B1C4數(shù)碼顯示結(jié)果轉(zhuǎn)換成十

進(jìn)制數(shù)

00100101

01000101

10101101

4.按圖3-3及圖3-5連接實(shí)驗(yàn)線路，按表3-2內(nèi)容進(jìn)行減法實(shí)驗(yàn)，將實(shí)驗(yàn)顯示

結(jié)果填入表中。

表3—2

A4A3A2A1B4B3B2B1數(shù)碼顯示

01000010

10010010

5.用四位全加器實(shí)現(xiàn)自8421碼到余3碼的轉(zhuǎn)換，列表驗(yàn)證其真值表。

6.（選做）按圖3-4及圖3-5完成一位8421BCD碼加法器實(shí)驗(yàn)（與數(shù)S用數(shù)碼顯

示器顯示，進(jìn)位C用LED顯示），并按表3-3內(nèi)容進(jìn)行加法實(shí)驗(yàn)，將實(shí)驗(yàn)顯示結(jié)果

填入表中。

表3—3

A4A3A2A1B4B3B2B1進(jìn)位C與S數(shù)碼顯示

01010100

11010100

六、實(shí)驗(yàn)報(bào)告

1.畫出各實(shí)驗(yàn)步驟的實(shí)驗(yàn)線路圖，并說明其工作原理。

2.整理、分析各實(shí)驗(yàn)結(jié)果數(shù)據(jù)，是否與理論相等。

3.總結(jié)全加器在組合邏輯中的應(yīng)用。

七、思考題

1.如何用2片74LS283實(shí)現(xiàn)8位二進(jìn)制數(shù)的加減運(yùn)算。

實(shí)驗(yàn)出數(shù)據(jù)選擇器及應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉MSI數(shù)據(jù)選擇器的工作原理與邏輯功能。

2.熟悉數(shù)據(jù)選擇器的應(yīng)用。

二、實(shí)驗(yàn)設(shè)備與器件

1.脈沖信號(hào)發(fā)生器

2.雙四選一數(shù)據(jù)選擇器74LS153

3.數(shù)字邏輯實(shí)驗(yàn)儀1臺(tái)

三、預(yù)習(xí)要求

1.熟悉中規(guī)模數(shù)據(jù)選擇器電路的原理、邏輯功能與使用方法。

2.畫出實(shí)驗(yàn)任務(wù)2的邏輯圖，并列出需驗(yàn)證的真值表。

3.分析實(shí)驗(yàn)任務(wù)3與任務(wù)4中電路的功能。

四、實(shí)驗(yàn)原理

數(shù)據(jù)選擇器是常用的組合邏輯部件之一。數(shù)據(jù)選擇器又稱多路開關(guān)（MUX）,是

一個(gè)多路輸入、單端（有的具有互補(bǔ)輸出端）輸出的組合邏輯網(wǎng)絡(luò)。其基本工作原

理類似于一個(gè)單刀多擲開關(guān)，它有若干個(gè)數(shù)據(jù)輸入端DoDi…，若干個(gè)操縱輸入端

A。、Ai…與一個(gè)輸出端Y,在操縱端加上適當(dāng)?shù)男盘?hào)，即可將某一路的輸入作為輸出,

實(shí)現(xiàn)多通道數(shù)據(jù)傳輸°

數(shù)據(jù)選擇器的種類有：74LS157一雙二選一，74LS153一雙四選一，74LS151一八

選一，74LS150一十六選一等。T

-O

SA1OENMUX

A

圖4T是四選一數(shù)據(jù)選擇器的原理框圖。它有D。、1

?、D2與Dj四個(gè)輸入端，能夠輸入四路信號(hào)，當(dāng)噪縱端D0Y

D1

為有效時(shí)，A1與A。所加的信號(hào)符合某一編碼（比如A1D2—

5

=0,Ao=O）時(shí)，對(duì)應(yīng)地將加到該門的信號(hào)（比如Do）]>

送至輸出端Y。其邏輯表達(dá)式為：

Y=而。（）+初0]+ABD2+ABD3

中規(guī)模集成電路74LS153是一個(gè)雙四選一數(shù)據(jù)選擇器，其邏輯圖如圖4-2所

示。而、說為電路選通端，A。、Ai為地址操縱端，同時(shí)操縱兩個(gè)四選一數(shù)據(jù)選擇

器的工作。當(dāng)行=1時(shí)，不管A。、Ai處于什么狀態(tài)，數(shù)據(jù)選擇器的輸出Y都等于0；

當(dāng)選通信號(hào)作用時(shí)（S7=O）,數(shù)據(jù)選擇器正常I.作。

不一致型號(hào)的數(shù)據(jù)選擇器除可供選擇的

Ao&U

路數(shù)不一致外，有的還能同時(shí)輸出互補(bǔ)的信

例上一

號(hào)（即原碼與反碼），此外還有用集電極開X

而J

11V-CONMUX

路輸出與三態(tài)輸出的。一個(gè)四選一數(shù)據(jù)選擇16J

JK

1D0151

器有四個(gè)地址碼，應(yīng)有兩個(gè)地址輸入端；八1D114

(3JK2

1D23

選一數(shù)據(jù)選擇器有八個(gè)地址碼，應(yīng)有三個(gè)地1D3

址輸入端，其余類推。當(dāng)操縱端的編碼信號(hào)2ST

2D0比2Y

選中某一地址時(shí)，就將該地址的輸入信息送2D1

兼

至輸出端，數(shù)據(jù)選擇器的應(yīng)用很廣泛，下面

僅舉幾例說明：

1、多路信號(hào)共用一個(gè)通道（總線）傳輸

將多路信號(hào)送入數(shù)據(jù)選擇器的各數(shù)據(jù)輸入端，靠操縱端信號(hào)選擇，使被選中的

一路信號(hào)進(jìn)入公共通道（總線），實(shí)現(xiàn)信號(hào)的采集。當(dāng)被選擇的信號(hào)路數(shù)較多時(shí),

能夠?qū)?shù)個(gè)多路選擇器組合使用。是數(shù)據(jù)選擇器最基本的使用方法。

2、變并行碼為串行碼

將欲變換的并行碼送至數(shù)據(jù)選擇器的信號(hào)輸入端,使組件的操縱信號(hào)按一定的

編碼順序依次變化，則在輸出端可獲得串行碼輸出。

3、實(shí)現(xiàn)邏輯函數(shù)

（1）實(shí)現(xiàn)全加器邏輯

全加器是計(jì)算機(jī)的基本運(yùn)算部件之一，它的與數(shù)

Si及向高位的G的邏輯方程式為：

Sj=ABC^4-ABCi-\+ABCi-\+ABC^

Cj—ABCJI4-ABCj_^+ABCi-\■+-

除可使用專門的全加器部件外，也能夠用一個(gè)雙

四選一數(shù)據(jù)選擇器來實(shí)現(xiàn)。由圖4—3可知，只要選其圖4—3

中兩個(gè)變量（如A、B）作為操縱信號(hào)，將另一個(gè)變量（C-）按邏輯方程式的要求

加至選擇器的各輸入端，即能實(shí)現(xiàn)上述全加器邏輯。

（2）實(shí)現(xiàn)多變量函數(shù)

由圖4—3可見，用一個(gè)四選一的數(shù)據(jù)選擇器很

容易實(shí)現(xiàn)三變量邏輯函數(shù)，但應(yīng)指出，以這種方式實(shí)

圖4—4

現(xiàn)函數(shù)時(shí)，應(yīng)將函數(shù)展成最小項(xiàng)之與的形式，因此對(duì)函數(shù)化簡是沒有意義的，依此

類推，八選一數(shù)據(jù)選擇器能夠?qū)崿F(xiàn)四變量邏輯函數(shù)。

當(dāng)邏輯方程式中變量較多時(shí)，能夠使用路數(shù)較多的數(shù)據(jù)選擇器實(shí)現(xiàn)，也能夠用

路數(shù)較少的選擇器配合門電路來實(shí)現(xiàn)。比如，欲實(shí)現(xiàn)函數(shù)

Q=~ABC+~ABE+ABC+ABDE+ABF+ABC+ABF

從函數(shù)表達(dá)式能夠看出，各乘積項(xiàng)均包含有A與B兩個(gè)變量，可將表示式整理得:

Q=+后)+AB(C+DE)+ABF+AB(C+F)=~ABDE+ABC-~DE+ABF+ABCF

此表達(dá)式可用4-4的電路實(shí)現(xiàn)。

五、實(shí)驗(yàn)內(nèi)容

1.數(shù)據(jù)選擇器的邏輯功能測(cè)試

①將雙四選一數(shù)據(jù)選擇器74LS153參照?qǐng)D4-52±

接線，測(cè)試其功能并填寫功能表。電VCC

2

￥—BW之

②將數(shù)字邏輯實(shí)驗(yàn)儀的脈沖信號(hào)源中固定連續(xù)200kHz—31C3A

100kHz—q1C22C3±

脈沖4個(gè)不一致頻率的信號(hào)接到數(shù)據(jù)選擇器4個(gè)輸50kHz—51C1ece

25kHz—6

1C02cl個(gè)

入端，將選擇端置位，從輸出端可觀察到4種不一一波騫71YSCO

3

致頻率的脈沖信號(hào)。GND2Y

74LS153

③分析上述實(shí)驗(yàn)結(jié)果并總結(jié)數(shù)據(jù)選擇器的作用。

圖4—5

2.用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

用雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)下列邏輯函數(shù)，寫出設(shè)訂過程，畫出連線圖，并測(cè)

試結(jié)果。__

①F(A,B,C)=AC+AB-]-BC

②產(chǎn)(A,B,C,D)=2(0,2,3,7,89,10,12,13)

3.用74LS153構(gòu)成一位全加器

用74LS153實(shí)現(xiàn)一位全加器的邏輯功能，74LS153的兩個(gè)輸出分別代表與數(shù)S.

及向高位的進(jìn)位數(shù)G。

六、實(shí)驗(yàn)報(bào)告要求

畫出實(shí)驗(yàn)電路，寫出必要的設(shè)計(jì)過程及驗(yàn)證的方法，記錄實(shí)驗(yàn)結(jié)果。

七、思考題

1.如何用四選一數(shù)據(jù)選擇器構(gòu)成十六選一電路？

2.如有四個(gè)有四位二進(jìn)碼構(gòu)成的數(shù)，依次為1(0001)、9(10001),8(1000)

與2(0010),如何利用數(shù)據(jù)選擇器與一位譯碼顯示裝置實(shí)現(xiàn)上述四位數(shù)字的

串行顯示？

實(shí)驗(yàn)五時(shí)序電路的測(cè)試與設(shè)計(jì)

一、實(shí)驗(yàn)?zāi)康?/p>

1.掌握常用時(shí)序電路分析、設(shè)計(jì)及測(cè)試方法。

2.熟悉脈沖型同步時(shí)序電路的設(shè)計(jì)與測(cè)試方法。

二、實(shí)驗(yàn)儀器及材料

1.數(shù)字邏輯實(shí)驗(yàn)儀

2.直流穩(wěn)壓電源

3.雙蹤示波器

4.數(shù)字萬用表1塊，

5.雙J-K觸發(fā)器74LS73、四D觸發(fā)器74LS174各2片、二輸入端四與非門74LS00、

四輸入端二與非門74LS20各1片。

三、預(yù)習(xí)要求

1.認(rèn)真閱讀實(shí)驗(yàn)原理與內(nèi)容并分析圖5-2＞圖5-3的邏輯功能。

2.畫出設(shè)計(jì)電路邏輯圖及連線圖。

四、實(shí)驗(yàn)原理

1.時(shí)序邏輯電路的測(cè)試

對(duì)時(shí)序邏輯電路的測(cè)試，可在CP端加入合適的脈沖信號(hào)，然后用示波器觀察各

單元部件之間的配合是否滿足要求。比如，對(duì)圖5-1所示3位一進(jìn)制異步加法計(jì)數(shù)

器的測(cè)試，能夠使用下列幾種方法：

圖5-1計(jì)數(shù)器的測(cè)試電路

①用示波器觀察波形。在計(jì)數(shù)器的CP端加入1kHz的脈沖信號(hào)，然后用示波器

分別測(cè)試脈沖信號(hào)CP的波形及計(jì)數(shù)器的輸出端Q。、Qi、Q」的波形。

②用電平顯示電路顯示二進(jìn)制數(shù)。在計(jì)數(shù)器的CP端加入1Hz的脈沖信號(hào)，然后

用電平顯示電路觀察計(jì)數(shù)器的輸出端Q。、Qi、Q二的狀態(tài)變化。

③用數(shù)碼管顯示。在計(jì)數(shù)器CP端加入1Hz的脈沖信號(hào)，將計(jì)數(shù)器的輸出端接至

字符譯碼器，譯碼器的輸出接至數(shù)碼管，由數(shù)碼管能夠顯示計(jì)數(shù)器CE端輸入脈沖

的個(gè)數(shù)。

2.時(shí)序電路的設(shè)計(jì)

時(shí)序電路的設(shè)計(jì),就是根據(jù)給定的邏輯關(guān)系,求出滿足此邏輯關(guān)系的最簡單的邏

輯電路圖。時(shí)序電路的設(shè)計(jì)通常按下列幾個(gè)步驟進(jìn)行：

①分析給定的邏輯關(guān)系,確定輸入變量與輸出變量,建立狀態(tài)表或者狀態(tài)圖。

②狀態(tài)化簡，即合并重復(fù)狀態(tài)，以得到最簡單的狀態(tài)圖。

③狀態(tài)分配,即狀態(tài)編碼,對(duì)每個(gè)狀態(tài)指定一個(gè)二進(jìn)制編碼。

④確定觸發(fā)器的個(gè)數(shù)與類型,求出輸出方程、狀態(tài)方程與驅(qū)動(dòng)方程,并檢查能否

自啟動(dòng),若不能,則需對(duì)電路方程進(jìn)行修改。

⑤根據(jù)輸出方程、狀態(tài)方程與驅(qū)動(dòng)方程畫出邏輯圖。

由于時(shí)序電路有同步時(shí)序電路與異步時(shí)序電路兩種類型，在處理設(shè)計(jì)步驟的時(shí)

候，對(duì)異步時(shí)序邏輯電路,在把狀態(tài)圖轉(zhuǎn)換成卡'若圖進(jìn)行化簡時(shí)，除了能夠把無效狀

態(tài)當(dāng)作約束項(xiàng)處理外，市某個(gè)觸發(fā)器的次態(tài)來說沒有的時(shí)候鐘脈沖的電路狀態(tài)也能

夠當(dāng)作約束項(xiàng)處理,這樣能夠得到更簡化的邏輯圖。當(dāng)時(shí)序電路中存在無效狀態(tài)時(shí),

務(wù)必考慮電路的自啟動(dòng)問題，即考慮那些無效狀態(tài)能否在時(shí)鐘脈沖作用下自動(dòng)進(jìn)入

到工作循環(huán)中來。任何一個(gè)系統(tǒng)在工作過程中會(huì)不可避免地受到各類干擾。在受到

外界干擾時(shí),電路可能會(huì)進(jìn)入無效狀態(tài)。假如電路是自啟動(dòng)的，則通過若干時(shí)鐘周期

后，電路一定能自動(dòng)回到工作循環(huán)中。若電路不能自啟動(dòng)，一旦進(jìn)人某些無效狀態(tài),

電路便無法恢復(fù)正常工作。

五、實(shí)驗(yàn)內(nèi)容

1.按圖5—2接好電路，然后分別用實(shí)驗(yàn)原理中所介紹的3種方法對(duì)該電路進(jìn)

行測(cè)試，并記錄電路的工作波形、狀態(tài)表與顯示脈沖數(shù)的字形。

圖5—2

2.按圖5—3接好電路，然后分別用3種方法對(duì)該電路進(jìn)行測(cè)試，并記錄電路的

工作波形、狀態(tài)表與顯示脈沖數(shù)的字形。

圖5—3

3.用D觸發(fā)器設(shè)計(jì)一個(gè)具有清零功能的同步六進(jìn)制加法計(jì)數(shù)器，畫出電路圖，根

據(jù)電路圖接好電路，用0T開關(guān)作為計(jì)數(shù)脈沖輸入，用發(fā)光二極管顯示輸出,驗(yàn)證是

否符合設(shè)計(jì)要求。

六、實(shí)驗(yàn)報(bào)告要求

1.畫出實(shí)驗(yàn)內(nèi)容要求的波形及記錄表格。

2.總結(jié)時(shí)序電路特點(diǎn)，分析實(shí)驗(yàn)中各個(gè)電路的工作波形、狀態(tài)表與顯示脈沖數(shù)

的字形,弄清各個(gè)實(shí)驗(yàn)電路的邏輯功能及工作特點(diǎn)。

七、思考題

1.將圖5—2改為同步工作方式，但不改變電路的邏輯功能，試畫出電路圖。

2.比較同步計(jì)數(shù)器與異步計(jì)數(shù)器各有什么特點(diǎn)。

實(shí)驗(yàn)六集成計(jì)數(shù)器

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉集成計(jì)數(shù)器邏輯功能與各操縱端作用

2.掌握計(jì)數(shù)器使用方法

3.掌握移位寄存器的原理、邏輯功能及應(yīng)用，

4.熟悉移位型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖及其自啟動(dòng)性能。

二、實(shí)驗(yàn)儀器及材料

1.數(shù)字邏輯實(shí)驗(yàn)儀

2.直流穩(wěn)壓電源

3.雙蹤示波器

4.十進(jìn)制計(jì)數(shù)器74LS2902片、二輸入端四與非門74LS001片

三、實(shí)驗(yàn)預(yù)習(xí)要求

L認(rèn)真閱讀實(shí)驗(yàn)原理與內(nèi)容。

2.畫出設(shè)計(jì)電路邏輯圖及連線圖。

四、實(shí)驗(yàn)原理

計(jì)數(shù)器是計(jì)輸入脈沖的一個(gè)時(shí)序電路，是由各類觸發(fā)器級(jí)連而成的。它是數(shù)字

系統(tǒng)中的基本部分，可作為計(jì)時(shí)單元、操縱電路、信號(hào)發(fā)生器與其它設(shè)備等，使用

相當(dāng)廣泛?，F(xiàn)在不管是TTL還是CMOS集成電路，都有品種齊全的MSI計(jì)數(shù)器。

按工作方式可分為：同步與異步兩種。按計(jì)數(shù)制可分為：二進(jìn)制（N=2D、十進(jìn)

制與任意進(jìn)制（N^2n）計(jì)數(shù)器。在二進(jìn)制計(jì)數(shù)器中，又可進(jìn)一步分為：加法、減法

與可逆計(jì)數(shù)器。下面介紹幾種常用的計(jì)數(shù)器及其應(yīng)用。

1.異步二一五一十進(jìn)制計(jì)數(shù)器74LS90、74LS290

這兩種型號(hào)的計(jì)數(shù)器，功能完全相同，只是引腳的排列不一致而已，它們的引

腳排列如圖6—1所示，內(nèi)部邏輯電路如圖6—2所示n圖中左邊的觸發(fā)器與右邊的

三個(gè)觸發(fā)器分別構(gòu)成了二進(jìn)制與五進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)脈沖由而A輸入，。與無8相

連時(shí)，就構(gòu)成BCD計(jì)數(shù)器。當(dāng)計(jì)數(shù)脈沖由而潸俞入，a與而A相連時(shí)，則可完成五

一二進(jìn)制時(shí)序，在輸出端Q,可得到一個(gè)占空比為50%的十分頻方波。另外，除計(jì)數(shù)

輸入而A與而B為下降沿作用外,置0端R。⑴與R。⑵、置9端Sg⑴與Sg⑵都是高電平

起作用，因此在使用中，不要將它們隨便懸空。

圖6一1異步二一五一十進(jìn)制計(jì)數(shù)器引腳排列圖

該計(jì)數(shù)器的基本用途是可獲得模加2、5、10三種計(jì)數(shù)功能。若引入適當(dāng)反饋就

可構(gòu)成模10以內(nèi)的任意進(jìn)制計(jì)數(shù)器。這種反饋法常稱之脈沖反饋法，又分為復(fù)位

法與置位法。

例3—1用74LS90構(gòu)成模N=7計(jì)數(shù)器。

（1）反饋清“0”法；計(jì)數(shù)到N,異步清“0”

加邏

輯匚

圖6—3反饋清0法圖6-4反饋置數(shù)法

s=sMlQ/QcQ/QLOu/sdzi碼）

b

NT—~[QAQDQCQB=1001（5421碼）

（2）反饋置數(shù)法：計(jì)數(shù)到N—1,異步置“9”

圖6-4是以8421碼形式設(shè)計(jì)的七進(jìn)制計(jì)數(shù)器。

2.同步MSI計(jì)數(shù)器（全面介紹請(qǐng)看教材及有關(guān)資料）

（1）四位二進(jìn)制計(jì)數(shù)器

?可預(yù)置計(jì)數(shù)器有：74LS61、74LS163

?可預(yù)置可逆計(jì)數(shù)器有：74LS193

計(jì)數(shù)輸出

（2）十進(jìn)制計(jì)數(shù)器

?可預(yù)置計(jì)數(shù)器有：74LS160.74LS162

?可預(yù)置可逆計(jì)數(shù)器有：74LS192

3.計(jì)數(shù)器的級(jí)聯(lián)

上面介紹的計(jì)數(shù)器的計(jì)數(shù)能力是有限的，一只十進(jìn)制計(jì)數(shù)器只能表示0?9十個(gè)

數(shù)，而一只十六進(jìn)制計(jì)數(shù)器最多也只能表示0?15十六個(gè)數(shù)，在實(shí)際應(yīng)用中，需計(jì)

的數(shù)往往很大，需要把幾只相同的計(jì)數(shù)器級(jí)聯(lián)起來。

五、實(shí)驗(yàn)內(nèi)容

1.集成計(jì)數(shù)器74LS290功能測(cè)試。

74LS290具有下述功能：

①直接置0（一⑴?Ro⑵=1）,直接置9（Rg（i）?R9（2）=1）?

②二進(jìn)制計(jì)數(shù)（CP1輸入，QA輸出）

③五進(jìn)制計(jì)數(shù)（CP2輸入，QDQCQB輸出）

④十進(jìn)制計(jì)數(shù)（兩種接法），按芯片引腳圖分別測(cè)試上述功能，并填入表67、

6.2、6~3中。

6-1功能表6-2二一五混合進(jìn)制表6-3十進(jìn)制表

RQ⑴Ro⑵R9(0R9輸出輸出

計(jì)數(shù)

QAQDQB

（1）QDQcQBQAQc

1111LL0

II11XL1

XXIIH2

XLXL3

LXLX4

LXXL5

XLLX6

7

8

9

QDQcQBQA

0

1

2

3

4

5

6

7

8

9

2.計(jì)數(shù)器級(jí)連

分別用2片74LS290計(jì)數(shù)器級(jí)連成二一五混合進(jìn)制、十進(jìn)制計(jì)數(shù)器。

(1)畫出連接電路圖

(2)按圖接線，并將輸出端接到數(shù)碼顯示器的相應(yīng)輸入端，用單脈沖作為輸入

脈沖驗(yàn)證設(shè)計(jì)是否正確。

(3)畫出四位十進(jìn)制計(jì)數(shù)器連接圖并總結(jié)多級(jí)計(jì)數(shù)器級(jí)連規(guī)律。

3.任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)法

(1)使用脈沖反饋法(稱復(fù)位法或者置位法)，用74LS290構(gòu)成模M=8加法計(jì)

數(shù)器。畫出計(jì)數(shù)器邏輯圖，檢驗(yàn)計(jì)數(shù)器的功能，并將輸出接到顯示器上驗(yàn)證。記錄

上述實(shí)驗(yàn)各級(jí)同步波形。

(2)當(dāng)實(shí)現(xiàn)10以上進(jìn)制的計(jì)數(shù)器時(shí)可將多片級(jí)聯(lián)使用。圖6-5是45進(jìn)制的一

種方案，輸出為8421BCD碼。按圖6-5連接，檢驗(yàn)計(jì)數(shù)器的功能，并將輸出接到顯

示器上驗(yàn)證。記錄上述實(shí)驗(yàn)各級(jí)同步波形。

74LS29074LS290

QA99

CP2QBCP2

CPCPIQC5CPI5

QD44

88

12R0(1)R0(1)

13R0(2)R0(2)

]S9(1)S9(1)

3S9(2)S9(2)

圖6-5

六、實(shí)驗(yàn)報(bào)告

1.列表整理實(shí)驗(yàn)內(nèi)容1的實(shí)驗(yàn)數(shù)據(jù)。

2.畫出實(shí)驗(yàn)內(nèi)容2、3要求的電路圖及波形圖。

七、思考題

1.給出74LS290、74LS16K74LS193級(jí)聯(lián)的方法。

2.如何設(shè)計(jì)一個(gè)60進(jìn)制計(jì)數(shù)器并畫出邏輯圖。

實(shí)驗(yàn)七節(jié)日彩燈設(shè)計(jì)

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉計(jì)數(shù)器與寄存器的工作原理及特點(diǎn)。

2.學(xué)習(xí)節(jié)日彩燈的設(shè)計(jì)方法。

二、實(shí)驗(yàn)設(shè)備及器件

1.數(shù)字邏輯實(shí)驗(yàn)儀

2.芯片自選

三、設(shè)計(jì)要求

1.自選元器件設(shè)計(jì)節(jié)日彩燈，要求至少能實(shí)現(xiàn)四種節(jié)日彩燈花型。

2.用發(fā)光二極管模擬節(jié)日彩燈，要求至少有八只燈發(fā)光。

3.獨(dú)立完成節(jié)日彩燈實(shí)驗(yàn)的設(shè)計(jì)、裝配及調(diào)試。

4.假如改變節(jié)日彩燈花型，則線路將如何改接？請(qǐng)舉例說明。

四、設(shè)計(jì)提示

1.用雙向移位寄存器實(shí)現(xiàn)彩燈移位操縱。

2.用D觸發(fā)器實(shí)現(xiàn)狀態(tài)操縱，要求至少能實(shí)現(xiàn)四種節(jié)日彩燈花型o

3.用計(jì)數(shù)器給出顯示狀態(tài)的操縱脈沖。

4.也能夠使用移位寄存器進(jìn)行設(shè)計(jì)

實(shí)驗(yàn)八六人智力搶答器設(shè)計(jì)

1、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉D觸發(fā)器的工作原理及特點(diǎn)。

2.學(xué)習(xí)搶答器的設(shè)計(jì)方法。

二、實(shí)驗(yàn)設(shè)備及器件

1.數(shù)字邏輯實(shí)驗(yàn)儀