近幾年來，硅鍺/硅異質接面元件異軍突起，自1988年第一篇關于硅鍺晶體管元件之更可戰(zhàn)勝砷化鎵。目前研究最多且最久者屬硅鍺異質接面晶體管，由于硅鍺/硅異質硅鍺(SiGe)、異質接面晶體管(HBT)、量子點紅外光光偵測器(QDIP)、應變硅硅鍺異質接面晶體管在本文中，我們將評述Si(100)面上生長Si/Si1-xGex/Si異質接面雙極性晶體(HBT)的性質。早在1988年第一篇關于硅鍺晶體管元件的研究發(fā)表以來，硅鍺晶體管在制作技術與特性上就不斷的發(fā)展與進步(1-7)。而目前這些元件的速度已超過350GHz的水平。盡管目前有npn和pnp兩種不同元件(8,9)，但技術上和學術上的研究幾乎都集中在npn元件上，因此本文主要針對npn元件來進行介紹，主要分為三部份：元件原理、直流(DC)特性和交流特性。而關于在基極中硅鍺：碳的效應也概要討論之。一、元件原理如同所有P-N-P雙極型晶體管，Si/Si1-xGex/Si異質接面雙極型晶體管的輸出電流（集極電流Ic）與在正偏壓VBE（集極-射極）下，電子從n型射極區(qū)注入到p型基極區(qū)的數(shù)目有關。在基極區(qū)內，少數(shù)載子-電子會向C-B（集極區(qū)-基極區(qū)）接面方向擴散和漂移，通常C-B接面處于零偏壓或反偏壓，在這種狀態(tài)下，電子會由pn接面的高電場進入n型的集極區(qū)?；鶚O區(qū)電流(IB)主要經由兩個來源構成：B-E接面于正偏壓下，電洞從基極區(qū)注入過射極區(qū)；②基極區(qū)中額外的載子-電子之一部份與電洞的復合。目前，在元件中，少數(shù)載子的生命周期(LifeTime)很長，而基極區(qū)的傳輸時間則相當短，所以，在組成基極電流的兩個來源中，以第一種來源為主。集極電流與基極電流之比(IC/IB)稱之為電流增益β。與完全是Si材料且摻雜均衡的電晶體相比，Si/Si1-xGex/SiHBT（即射極區(qū)與集電區(qū)為Si，基極區(qū)為Si1-xGex）有兩大優(yōu)點：第一，Si1-xGex基極區(qū)的能帶較窄，能降低導帶的勢能，因而在相同的射極-基極偏壓VBE下，提高了集極電流。又因為導帶偏移較小，做為一級近似，電洞從基極區(qū)注入回射極區(qū)所經過的能障是不變的，所以不但射極效率提高，也大大提高電流增益β=IC/IB，更對電路性能的改善提供了極佳的選擇。提高基極區(qū)摻雜的濃度NA就可以增加增益。以電路的角度來看，要求基極摻雜濃度高，可以降低基極區(qū)的本質(Intrinsic)片電阻RBI。如果基極區(qū)的本質片電阻在總電阻RB中所占的比例較大（RB包括元件的非本質區(qū)的電阻和接觸電阻等），則降低RBI就會減少電路RBC的延遲時間，且降低微波應用中的噪聲。較高的基極摻雜濃度可以提高基極區(qū)的穿擊(PunchThrough)電壓，在一些窄基極元件中，這限制了最高的集極電壓，從而引起集極電壓增大（即輸出電阻增加），使元件能經受較大的電流容量。Si/Si1-xGex/SiHBT的第二個優(yōu)點是基極區(qū)內的能隙分布可以由漸變(LinearGraded)鍺濃度來控制（鍺濃度在集電極一側較多而使能隙比較窄它提供一個內建電場，并大大提高少數(shù)載子電子跨越基極區(qū)的速度，因而也減少電子跨越基極區(qū)的傳輸時間(TransitTime)，使電子以較高的縱向本質速度穿越過整個元件區(qū)域，基極區(qū)傳輸時間是雙極晶體管內部的基本傳輸時間。若在靠近集極一側的基極區(qū)能隙不重摻雜的情況下，集極電壓也會顯著增高(10)。二、直流特性原則上，可用IC和IB以證明各種結構的元件直流特性。然而如前文所述，組成基極電流IB的電洞電流部分，主要受射極區(qū)結構的影響，而不受Si1-xGex基極區(qū)的影響，因此不再贅述。另外，影響IB的因素諸多，如射極接面制程、寄生的B-E空間電荷區(qū)復合等，它并不受Si1-xGex的影響，所以本文只討論IC與鍺成分χ的依賴關系，而不討論電流增益β與鍺成分χ的關系。在不考慮大電流效應（如基極區(qū)高階注入、B-C空乏區(qū)空間電荷效應和串聯(lián)電阻）的情況下，雙極性晶體管（包括HBT）中集極電流可表示為：Ic=IcoeqVBE/nkT(1)式中，q是電子電荷，VBE是基極與射極間的偏壓，k是波茲曼常數(shù)，T是溫度，n是理想狀態(tài)因子。如果不考慮極端條件下HBT的二級效應(11,12)和B-E偏壓對寄生能障的調制帶來的小偏差，對IC來說，n取1。在基極區(qū)摻雜NA為常數(shù)的本質(Intrinsic)元件中，Ico可表示為：(2)式中，A是B-C結的面積，ni是基區(qū)的本征載子濃度，WB是中性基極寬度，Dn是基極中電子的擴散系數(shù)。在Si/Si1-xGex/SiHBT中，如果中性基極的寬度和基極摻雜與本質元件(BJT)相同，則收集極電流IC,HBT以及Ico將比同質BJT增強，如果基區(qū)鍺成份均勻，兩種元件的集極電流之比為：(3)式中，NC,i和Nv,i分別為在材料i中導帶和價帶的有效狀態(tài)密度?？紤]到Si和Si1-xGex的界面是緩變的，式(3)中通常用價帶變化ΔEv來代替整個的能隙變化ΔEg(13)。然而，在Si(100)襯底上生長應變Si1-xGex之際，當x<0.7時幾乎為0(14)，因此這種區(qū)別對npnHBT來說并不重要。在后文的討論中，用Eg,eff和ΔEg,eff分別表示HBT的有效能隙和相對于全Si器件的有效能隙變化，代替ΔEv來描述集電極電流的增強模型。重摻雜引起的帶隙變窄效應也包括在ΔEg,eff中。用術語“有效”能隙來區(qū)別于真實能隙，其目的在于用來描述少數(shù)載流子濃度和集極電流?；鶚O區(qū)為簡并摻雜時，能帶填充效應和費米一狄拉克統(tǒng)計效應致使ΔEg,eff不同于真實能帶(15)。HBT中的Ico可寫為(4)因此，ΔEg,eff和集極電流的增量真實呈現(xiàn)出窄能隙基極區(qū)HBT效應。然而業(yè)已證實，如果重摻雜基區(qū)過量的硼擴散到射極區(qū)和集極區(qū)，會在導帶中形成寄生能障，這將嚴重減弱集極電流的增強作用并減小ΔEg,eff，還會增加基區(qū)傳輸時間(11,16-19)。事實上，就算只有幾個奈米的擴散長度也會造成很大的影響，研究已發(fā)現(xiàn)，若在射極區(qū)注入硼，之后的退火過程中將大大增強基區(qū)的硼擴散(18,20)。1988年首次發(fā)現(xiàn)Si/Si1-xGex/SiHBT可增大集極電流增益，但是沒有明析測量到Ic的增強(1,2)。Patten等人第一次清楚地測量了SiGeHBT集極電流Ic的增強效應(3)，但遠小于預期的結果，這是由于元件中有一些未知的寄生問題，如應變松弛、寄生能障等。此后，一些研究團隊采用性能更好的元件，利用Ic同溫度的依賴關系來表征ΔEg,eff(18,19,23~27)。這種方法的優(yōu)點為毋需知道NA、WB、A、Dn的信息，只需假設式(3)中的比例因子與溫度無關就行了。但此假設將會引起誤差，例如在300~400K范圍內，比例因子變化2倍，就會在ΔEg,eff內導致大約75meV的誤差。圖一綜合所有可得到的數(shù)據(jù)，并發(fā)現(xiàn)ΔEg,eff滿足下式：ΔEg,eff=0.74xmeV(5)在基極摻雜和基極區(qū)寬度不同的HBT以及全硅晶體管中，式(3)中的比例因子約為0.4(18)，該值與x>0.15時所預期的有效狀態(tài)密度差吻合(16)。然而，目前還沒有狀態(tài)密度和擴散常數(shù)的實驗數(shù)據(jù)。圖一所示晶體管中，它們的基區(qū)摻雜濃度在5×l017cm-3~7×1018cm-3之間，在某些情況下，HBT與全硅晶體管的摻雜濃度可能相差10倍以上(25)，重摻雜使得能隙變窄，引起一些不確定性。第二種求ΔEg,eff的方法是：如果已知NA、WB的值，并假定Nc,SiGe、Nv,SiGe、Dn,SiGe值，將式(4)直接用于某一溫度下（如室溫）測得I∞,可直接求得Eg,eff。文獻(28)就是采用此方法，并提供了足夠的數(shù)據(jù)，此外還可以從文獻(18,20,24,25,29,30)求出數(shù)據(jù)。文獻(16)的模型中，先假定SiGe與Si的Nv、Nc比值，再假定Si中少數(shù)載子（電子）遷移率與摻雜的關系適用于SiGe，295K時Si的ni2為1×2020cm-3，在這些前提下，可以求得ΔEg,eff。圖二為各種摻雜下ΔEg,eff與鍺成份的關系。隨著硅成份的增加和摻雜濃度的增高，ΔEg,eff通常呈減小的趨勢。如果確定ΔEg,eff是由于鍺成份和重摻雜兩者所引起，其份量分別為ΔEg,Ge和ΔEg,dop，透過與摻雜相近的ΔEg,Ge之比較，可以發(fā)現(xiàn)用這種方法求出的ΔEg,Ge等于0.69x，與摻雜無關，如圖二中虛線所示。將ΔEg,eff,dop與摻雜的關系以圖三表示，結果為一直線，可得知ΔEg,eff,dop與鍺成份無關。在基極區(qū)摻雜??E/meV300King,TED'89300Sturm,APL'89Pruijhmboom,EDL'91Slotboom,EDL'91200Sturm,EDL'91200Poortmans,ME'9200.00.10.20.30Ge原子百分比▲圖一與全Si元件相比，Si/SiGe/SiHBT有效帶隙的降低依賴于Ge的成份（圖中數(shù)據(jù)是由同全Si元件IC的溫度依賴關系相比較而測得的；該所有情況的基區(qū)摻雜均低于7×1018cm-3；曲線擬合為ΔEg,eff=0.7×meV；實驗數(shù)據(jù)引自參考文獻(14~19)）（本圖摘自文獻73）大于1018cm-3范圍，可以得到以下公式：ΔEg,eff=30+0.69x+23log10(NAcm3/1018)(6)需注意的是，依據(jù)ΔEg,eff與溫度的依賴關系，可觀察到基極區(qū)摻雜在5×1017cm-3~5×1018cm-3之間，鍺組分以x=0.08變到x=0.16時，ΔEg,eff的差別約為30meV，這個結果與式(6)相符。圖三中的那些點仍有較大變化，原因可能為元件的參數(shù)（如摻雜鍺含量等）不精確所致。有趣的是，離子布植單晶和退火制程射極的元件中，所測到的各個點都在擬合曲線之下?？梢缘弥?18,20)，基極區(qū)中擴散增強導致B-E和（或）B-C接面處產生寄生勢壘，因而減小ΔEg,eff（由于有這種可能性，擬合式(6)時，并未把參考文獻(18,24,25,29)ΔE/meV5004003002000Kamins,EDL'89,5×10cmKing,TED'89,5×10cmSturm,APL'89,5×10cmPruijhmboom,EDL'91,3×10cmGruhle,EDL'92,2×10cmPruijhmboom,ME'92,2×10cmMatuttnovic,IEDM'93,10~10cmMatuttnovic,IDEM'93,10~10cmMatutnovic,IDEM'93,10cm0.00.10.20.30.4Ge原子百分比▲圖二室溫下(295K)，由式(4)求得的HBT有效能隙減小與鍺成份的關系（圖中的數(shù)值為基極區(qū)摻雜濃度，虛線表示以相同源0.69×meV相同摻雜下有效帶隙減小對鍺的依賴關系）（本圖摘自文獻73）中的數(shù)據(jù)納入）。在這兩種求ΔEg,eff的方法中，后一種方法（即絕對合法）比前一種方法（用溫室附近集電極電流同溫度的關系來確定ΔEg,eff的方法）更精確，但是用溫度依賴關系來確定各種溫度下的Ico的大小比較精確。為了全面計算各種鍺含量下其電流增益與本質基極區(qū)電阻的關系，必須知道垂直方向上的Dn、Nv、Nc以及橫向電洞遷移遷移率（不是霍耳遷移率還應知道Si1-xGex中重摻雜引起的效應。盡管文獻中已有記載一些原始模型，并且測量過狀態(tài)密度及橫向遷移率(16~18,28,31~34)，但是仍缺乏這些參數(shù)的系統(tǒng)數(shù)據(jù)，唯有文獻記錄過實驗中直接測量的結果，并提出一種集極電流模型，其中指出在一個平坦基極區(qū)具有各種不同的摻雜和不同的鍺成份的元件（50mm中性基極區(qū)）中，Ico（以及相應的電流增益）與本質基極區(qū)電阻之間的關系(28)。圖四即這些數(shù)據(jù)ΔE/meV2000Kamins,EDL'89,31%King,TED'89,15~31%Sturm,APL'89,18%Pruijmboom,EDL'91,20%Gruhle,EDL'92,21%Pruijmboom,ME'92,13%Matutinovic,IEDM'93,18~27%Matutinovic,IEDM'93,9~14%基極摻雜/cm▲圖三基區(qū)重摻雜引起禁帶寬度明顯變窄，圖中已減去圖二中與鍺成份相關的能帶變窄部分本圖摘自文獻73）及其模型的結果。要求元件設計避免寄生能障效應（采用空間區(qū)不摻雜Doping、射極區(qū)未經受離子布植等措施圖四代表了平坦基極區(qū)HBT的基極區(qū)電阻同電流增益的關系。由此可以看出，隨著基極區(qū)內鍺含量的增加和基極區(qū)電阻的增加，集極電流Ic也增加。同式(4)和式(6)一樣，這個模型包括了基極區(qū)重摻雜對電洞和電子遷移率以及能隙的影響，得到的結果與實驗結果相符合。在基極區(qū)內鍺組分和摻雜變化的元件（例如“緩變基極區(qū)”）中，原則上可以計算收集極電流的增強作用(26,35)，但是需要相關狀態(tài)密度、擴散系數(shù)、重摻雜效應等方面的知識，甚至還可能需要知道速度飽和效應等(36)。但是，如果由于空乏區(qū)中有外擴散，將引起寄生勢壘，這些公式1▲圖四在基極區(qū)成份和各種雜質分布都是均勻的Si1-xGex/SiHBT中，溫度295K下基極區(qū)的本質電阻與集極的相對電流的關系（包括擬合實驗數(shù)據(jù)與模型 (28)，并與全硅晶體管的集極電流進行比較，假定全硅的晶體管的中性基極區(qū)厚度為50nm，基極區(qū)電阻為1000Ω/□)（本圖摘自文獻73）即不再適用(37)。圖四為已有的一些實驗數(shù)據(jù)，但是它們只是呈現(xiàn)鍺組分簡單地線性緩變分布時的數(shù)據(jù)。加碳到硅鍺基極層形成硅鍺碳層已被廣范用于HBT的制程，且摻雜碳濃度可達1%。加碳之后可抵消一些硅鍺層的應力，使得基極之能隙等效上升，可寫成ΔEC,eff,=-0.24yev，其中y是碳莫耳濃度。此式可加到式(6)展現(xiàn)出碳的效應。三、交流特性HBT交流特性有幾個標準參數(shù)：最簡單的一個參數(shù)是電流增益等于1時的截止頻率(fT)，它是在垂直方向上電子穿過元件整個區(qū)域的輸運速度的量度。在高頻下，各種延遲作用和充電效應的綜合作用為：當交流調制偏壓VBE一定時，會降低集極交流電流和增大基極交流電流，因而降低了它的小信號電流增益。截止頻率fT定義為共射極短路，小信號增益減小為1（或從低頻測量外推到1）時的頻率。這些延遲效應和充電效應可以由元件內部的幾種延遲來表示，包括射極電荷存儲時間、基極接面電容充電時間、基極區(qū)傳輸時間、集極空乏層傳輸時間和集極充電時間。所有這些都十分依賴于元件設計的制程細節(jié)。如前所述，高fTHBT的主要優(yōu)點是前述緩變結構中通過縮短基極傳輸時間τB來實現(xiàn)。在最簡單的模型中（忽略速度飽和），基極區(qū)寬度相同的線性緩變基極區(qū)HBT和基極區(qū)分布均勻的全Si元件兩者之間，其渡越時間比為：式中，ΔEg是從射極區(qū)一側到集電區(qū)一側中性基極區(qū)的能隙減小量（由于空乏區(qū)的作用，這個量可能不同于根據(jù)鍺成份總的分布量計算的值(12)式中并假定兩種元件的Dn值均相同。例如，若基極區(qū)從射極一側到集極一側的能隙差為75meV，在室溫下，可以預計傳輸時間減小0.46倍。但是，如果因硼向外擴散引起寄生勢壘（或pnpSiGeHBT的價帶能障(8,9,39))，則基極區(qū)傳輸時間明顯增大，并大于上述值(18,19,11)。對于任意摻雜和任意成份分布來說，文獻15中提供了一種計算基極傳輸時間的通用方法。然而，如果最高的寄生能障不在中性區(qū)而是在空乏區(qū)，則這些公式就不適用了(37)。還有，基極區(qū)-集極空乏區(qū)中的空間電荷效應會造成在大電流下基極區(qū)渡越時間的顯著增加。HBT中，由于基極區(qū)在擴展到基極區(qū)-集極空乏區(qū)時會形成寄生能障，使這一效應變得特別明顯(40,41)。基極區(qū)成份漸變的HBT中，基極區(qū)渡越時間減??；此外，與相應的全Si元件相比，由于HBT結構的電流增益增大，使得一些HBT的發(fā)射結存儲時間大為減小。但是，因為其他許多因素對元件的總延遲有所助益，而這些因素又嚴格地與元件內的摻雜分布和電流大小有關，所以不能像描述集極電流的增強作用那樣簡單地將fT同元件結構的物理參數(shù)（能隙、遷移率等）聯(lián)系起來。然而，由于fT不能反映出元件的任何橫向的寄生參量（例如基極區(qū)電阻），所以也無法清楚預示出實際的電路性能。對微波電路而言，更好的參數(shù)是功率增益等于1時的截止fmax。在一級模型中，fmax與fT的關系為：(8)式中，RB是基極的總電阻（不單是本征基極區(qū)薄層電阻CC是集電結電容。fmax依賴于那些與橫向尺寸有關的量，如非本征和本征的基極區(qū)電阻等。除了決定fT的元件縱向分布外，fmax還與制程因素（如最小微影尺寸、所采用的基極區(qū)和射極電極的自我對準等）有關。在數(shù)位電路應用中，最重要的參數(shù)是傳輸延遲，其受到VLSI集成的制程過程和電路設計之影響。因為元件的設計必須解決散熱和良品率等問題，VLSI集成的各種制程環(huán)節(jié)都特別重要。為了完整地表示HBT的交流特性，表一盡可能列出迄今收集到的npn和pnp兩種元件的資料。最值得一提的是基極寬度、薄層電阻和鍺成份分布，還包括射極制程和射極寬度。到目前為止，室溫下增益等于1時的截止表一室溫下Si/Si1-xGex/Sinpn和pnpHBT的高頻特性與制程條件說明參考文獻公司日期型號基極寬度/nm基極Ge的組分(E到C)RB,I/(kΩ/□)NA,base-3cm射極寬度/μm射極制程自對準B-EβmaxfT/GHzfmax/GHz電路形式傳輸延遲/ps[42]IBM1988pnp700.06~0.12<4-異位摻雜(Ex-situ)磊晶(Epi)無50---[29,43]HP1989npn250.31-7×10181離子布植/退火無252935--[44]IBM1989npn650~0.1120-原位摻雜(In-situ)多晶硅/退火無100040---[45]IBM1990npn450~0.07-0.9多晶硅/離子布植/退火無13575---[8]IBM1990pnp450(不)~>0.15-1×1019異位摻雜磊晶無~70---[46]IBM1990npn600~0.108-0.60.4多晶硅/離子布植/退火有10050-ECL28.324.6[47]IBM1990npn<650~0.110~0.188.3-0.350.45多晶硅/離子布植/退火有有90不確定5063-ECL27~28[39]IBM1990pnp500.05~0.15(不)0.05~0.15(不)不確定8.5>15不確定多晶硅/離子注入/975?C異位外延/850?C無無60不確定3031---[9]IBM1990pnp~50(不)~50(不)0~0.110~0.18>2020-0.80.8原位摻雜多晶硅925?C,5s無無851355552---[48]Buhr-U.Bochum1991npn400.18-1×10195磊晶/離子布植/900?C退火無10030---[49]IBM1991npn500.3~0.108~10190.7外延/原位摻雜多晶硅/離子布植/退火有944340ECLNTL24[30,50]DB1992npn30~0.25~12×1019~6×10191~3原位摻雜磊晶有30~55040~4640~53--[51]IBM1992npn350~0.15-0.6多晶硅/離子布植P/750/860?C退火有2907326NTLECL2834[52]NEC1992npn600~0.15~4(不)-0.2原位摻雜多晶硅/退火有1205150ECL[53]IBM1992npn700~0.172×10180.5多晶硅/離子布植/退火有945061ECL18.9[54]IBM1993npn80(不確定)0(不)~0.129.5-0.7原位摻雜多晶硅/935?C退火有453121ECL44.5[55,56]DB1993npn22~250.25(不)2.08×10193×101911原位摻雜磊晶有>5095915065--[57,58]IBM1993npn~65~40<300~0.080.220.2210.58>20~4×10182×101981×10180.60.60.6原位摻As多晶硅/800?C退火15s有有有2001702400444564344830-NTLNTL-2124[7,59]IBM1993npn350~0.2572×10190.5原位摻雜多晶硅/800?C退火無443---[60]IBM1993npn1000~0.145~7(不)-0.5多晶硅/離子布植/退火有4850ECL17.2[61]IBM1994npn16~200.30.788×101異位摻雜磊晶有5990--[62]Siemens1995npn450-0.1285×100.27多晶硅/離子布植/退火有2206174CML（續(xù)）表一參考文獻公司日期型號基極寬度/nm基極Ge的組分(E到C)RB,I/(kΩ/□)NA,base-3cm射極寬度/μm射極制程自對準B-EβmaxfT/GHzfmax/GHz電路形式傳輸延遲/ps[63]Hitachi1996npn300-0.157×100.2原位摻雜多晶硅/退火有4572[64]Hitachi1997npn410-0.151×100.1原位摻雜多晶硅/退火有62ECL9.3[65]Hitachi1998npn200-0.151×100.14原位摻雜多晶硅/退火有72095ECL8[66]OkiJapan1999npn200.12-0.27~81×100.5原位摻雜多晶硅/退火有2908865ECL13.8[67]Hitachi2000npn200-0.2~1×100.2原位摻雜多晶硅/退火有76180ECL6.7[68]Hitachi2001npn200-0.14有加碳(0.4%)~1×100.2原位摻雜多晶硅/退火有144174[69,70]2002npn25有加碳0-0.25~1×10原位摻雜多晶硅/退火有207(375)285ECL4.2[71]IHP2003npn有加碳0.175原位摻雜多晶硅/退火有190243CML3.6[72]IHP2003pnp30有加碳0.21原位摻雜多晶硅/退火有18080120CML8.9備注：表中列出分布在中性基極區(qū)中整個元件結構和制程的相關訊息：單個鍺數(shù)值表示鍺組分均勻，表中基極寬度與射極寬度表整個寬度，fT和fmax為目前的峰值，傳輸延遲為最小值。頻率已經超過375GHz(71)，而fT的峰值達285GHz(70)，ECL最小GateDelay為3.6ps(72)。前文介紹了Si/Si1-xGex/SinpnHBT的直流和交流特性。元件功能受限于材料的基本參數(shù)，如Si1-xGex層能隙以及制程（摻雜分布和集成制程等）。對Si1-xGex中少數(shù)載子和多數(shù)載子的傳輸特性已有概略性的了解。至于加少量碳到硅鍺基極層，則是目前最先進的技術，雖可解決硼外擴散造成的元件效能退化效應，但還有許多其在元件制程上的問題尚待了解與探討。硅鍺場效晶體管硅鍺技術在場效晶體管上之應用可從下面三部分談起：(一)以硅鍺為緩沖層之全面性應變(GlobalStrain)硅通道場效晶體管主要系利用硅與鍺的晶格常數(shù)差，硅的晶格常數(shù)為5.431?。鍺為5.646?,相差約為4%，若成長硅鍺合金(Si1-xGexAlloys)其晶格常數(shù)則會略大于硅，因此若將硅沉積于松弛硅鍺上，由于磊晶成長，晶格常數(shù)較小的硅原子勢必受到一橫向的張力，進而造成應變(Strain)，而此層硅便稱為應變硅(Strained-Si)，利用此應變硅當一虛擬基板(VirtualSubstrate)制作元件，如圖五(a)，而底下的松弛硅鍺則是利用漸變(Graded)增加鍺濃度，如圖五(b)，以求降低缺陷(Dislocation)。應變硅之最大優(yōu)點為增加遷移率，且保有硅在MOSFET上的優(yōu)勢，有高品質的閘氧化層與非常好的MOS界面(Interface)，而所形成之表面通道(SurfaceChannelStructure)可減輕短通道效應(ShortChannelEffect)與產生較nn+PolyDrainGateOxiden-Strained-Sin-UniformRelaxedSi0.8Ge0.2GradedSi1-xGexLayerx=0to20%n+n+Si1-xGexStrainedRelaxedGraded▲圖五(a)利用應變硅當一虛擬基板制作元件；(b)松弛硅鍺則是利用漸變增加鍺濃度，以求降低缺陷高的閘極電容(GateCapacitance)，而由于應變硅之高遷移率，故可提高驅動電流和驅動電壓。目前應變硅的電子與電洞的遷移率的增加率，以電子而言(4,5,7-15)，在鍺濃度20%時，大多數(shù)的研究結果皆為60~80%的增加率，此點與理論值相符；而對電洞而言(7,8,12,14-21)，在鍺濃度20%時，大多數(shù)的研究結果卻只有約20%的增加率，此點與理論值差距甚大，詳見圖六之比較。(二)與硅鍺相關之制程造成的區(qū)域性應變(LocalStrain)目前使用硅鍺當基材使硅通道產生雙軸應變的技術，從研究得知可增強CMOS的效能。然而，其面對的挑戰(zhàn)包括成本、縮小化所衍生之問題，如短通道效應與鍺濃度之影響，又如在整合方面的淺溝渠隔離(STI)、缺陷等問題均是在量產之前需要克服的課題。另一方面，制程產生之應變效應MobilityEnhancementF▲圖六目前應變硅的電子與電洞的遷移率的增加率更加重要，特別是目前元件技術節(jié)點縮小至90nm甚或65nm時需考慮之。有關全面性應變（硅鍺緩沖層結構）與區(qū)域性應變（制程造成）之比較列于表二。全面性應變可以得到較大的應變量，對元件的尺寸較不具影響；而區(qū)域性應變則可降低成本，與目前的制程完全兼容。在英特爾(Intel)公司的90奈米應變硅技術(74)上，系利用有高應變的氮化硅層(Si3N4Cap)來增強NMOS的效能，如圖七(a)。對于PMOS（圖七(b)Intel在P-doped（摻有硼以提供電洞）的區(qū)域相對應的兩端挖出“壕溝”(Trench-es)，然后填入具有較大晶格常數(shù)的硅鍺（圖八）。所填入的硅鍺則會從兩側壓縮其間的硅通道，使得其電洞(a)NMOS資料來源:?2003IEEE▲圖七Intel所發(fā)表利用制程調變的應變硅技術之(a)NMOS；(b)PMOSNiSiSi1-Si1-xGexSi1-xGex資料來源:?2004IEEE▲圖八IntelPMOS制程流程圖(a)在P-doped區(qū)域相對應的兩端挖出“壕溝”；(b)填入具有較大晶格常數(shù)的硅鍺；(c)后續(xù)Silicide與應變氮化硅Cap層表二全面性應變與區(qū)域性應變之比較全面性應變區(qū)域性應變應變大小~1%<0.4%產生應變方式硅鍺緩沖層制程產生：STI、NitrideCap、Silicide、Spacer等方式應變方向雙軸應變（在通道L寬度W的應變均勻）單軸應變（在通道L寬度W的應變不均勻）縮小化佳敏感效能增強部份NMOSPMOS其它方面可以產生大的應變（高的鍺濃度可達成）選擇性成長硅鍺磊晶在源/汲極區(qū)遷移率增加，特別是在高電場區(qū)仍能保持跟電子一樣增強不遞減的特性，大幅改善傳統(tǒng)應變硅PMOS的問題。(三)以硅鍺為通道的場效晶體管目前熱門的雙通道(DualChannel)的場效晶體管(75)，其結構為硅基板上成長松弛硅鍺層，且濃度較低，然后成長鍺濃度較高之應變硅鍺作為PMOS通道，最后再將應變硅成長在應變硅鍺層上，作為NMOS通道，并配以TiN的金屬閘極，其NMOS與PMOS均出現(xiàn)遷移率增強情形，特別是PMOS更超過兩倍以上。硅鍺光電元件因為Si的帶溝約為1.1μm，使得發(fā)光波長與偵測之截止波長受到限制，而發(fā)光能力也受到間接帶溝的影響，效率很低。但因Si技術在材料上的進步，已經可以加入SiGe材料在原有的基礎結構上，來調整帶溝及產生異質介面，而未來也可望使用高介電質材料來改變電場分布及折射率。然而，其元件特性仍受限于Si帶溝而無法將發(fā)光及偵測波長延伸至1.3及1.5μm。而1.3及1.5μm均為光纖通訊中最常使用的波段，因此，要如何才能突破Si的帶溝限制、增加元件應用范圍呢？目前最佳的方法即是將SiGe材料和Si整合在一起。Ge和Si同為四族元素，Ge的晶格常數(shù)較Si大4%，帶溝約為0.67eV，因此理論上可將發(fā)光及偵測波長延伸至1.8μm，若受到應力時，Ge的帶溝可更小。傳統(tǒng)的MOS(MetalOxideSilicon)結構，因為Oxide較厚，使得閘極電流幾乎是零，以減少IC的功率消耗，但在180nm的技術節(jié)點，氧化層厚度已減少至2nm以下，會產生大的閘極電流；另一方面，也可利用此閘極穿透電流做成新的元件，例如臺大電機的研究團隊即首先利用MOS結構研發(fā)出光二極管及偵測器(76)。發(fā)光二極管的原理如下：在累積(Accum-ulation)偏壓下，NMOS的電子由閘極經超薄氧化層穿透至p型硅，當電子降低能量至導電帶邊緣時，若動量守恒能夠滿足，在導電帶邊緣的電子與在氧化層p型硅界面的電洞復合，則可發(fā)出光子。而當元件在反轉(Inversion)偏壓下，由于少數(shù)載子電子經由熱及介面缺陷產生的數(shù)量有限，而所產生的電子很快就穿透氧化層形成暗電流(DarkCurrent)。因此隨著電壓增加，大部分壓降均落在Si上，形成深空乏現(xiàn)象(DeepDepletion)，而電流卻幾乎不隨電壓增加而增加。在這樣的情況下，若是利用照光產生額外的電子，電流將隨著照光強度而變化。此即為光偵測器的基本原理。當光照射于半導體上時，若光子能量大于半導體帶溝能量，則可將價帶的電子激發(fā)至傳導帶，形成電子電洞對，這些額外產生的電子即可形成光電流。隨著光強度越強，所產生的光電子也越多，光電流也越大。而此光偵測器所能偵測的光波長范圍便受到半導體基材的帶溝能量限制，Si光偵測器的截止波長約為1.2μm(1.1eV)。圖九即為利用超高真空化學氣相沉積機臺(UHVCVD)所成長的多層硅鍺量子點結構。由于晶格常數(shù)不同所造成的應力，在Si上無法成長太厚且無缺陷的Ge層。因此在適當?shù)臏囟燃皦毫ο?，Ge在形成一薄WettingLayer后（約數(shù)nm）會產生量子點以釋放應力達成平衡。重復利用此特性可在Si基板上成長出多層的鍺量子點結構。量子點的寬度約100nm，而高度約為6nm。利用此鍺量子點基板所制作的PIN發(fā)光二極管發(fā)光強度對能量關系圖如圖十所示(77)。（注：因為SiGe材料表面缺陷尚多，其金氧半結構之發(fā)光強度較PIN而言又低了10~100倍左右，研究上將持續(xù)設法降低SiGe之缺陷）。在0.8eV(1.5μm)處有一明顯反應，且隨著溫度升高強度下降，顯示因帶溝錯量