第5章單片機電子系統(tǒng)設計賈立新1.單片機系統(tǒng)基本組成5.1概述●復雜指令集CISC、精簡指令集RISC●數(shù)據(jù)總線位寬；●最高系統(tǒng)時鐘頻率；●總線結構：單總線（普林斯頓）、多總線（哈佛）●尋址空間；2.單片機的選擇主要技術指標5.1概述●片內(nèi)外設；●I/O引腳數(shù)量。3.單片機主流產(chǎn)品●增強型51內(nèi)核單片機：宏晶公司的STC系列單片機，SiliconLab公司的C8051F系列單片機等?！竦凸膯纹瑱CMSP430?！?2位精簡指令集RISC單片機，Cortex-M4內(nèi)核單片機。5.1概述4.STM32F407單片機特點STM32是ST（意法半導體）公司推出的基于ARM內(nèi)核Cortex-M4的32位微控制器系列。Cortex-M4內(nèi)核是為低功耗和價格敏感的應用而專門設計的，具有突出的能效比和處理速度。5.1概述單片機最小系統(tǒng)采用的芯片是STM32F407VET6。主要技術指標：5.1概述（1）168MHz系統(tǒng)時鐘頻率；（2）FlashROM512K（3）SRAM192K（4）FSMC（并行總線接口）（5）時鐘系統(tǒng)：外部晶體4-26MHz；內(nèi)部16MHzRC振蕩器（1%精度）；內(nèi)部32kHz低頻振蕩器；32k晶體振蕩器5.1概述（6）3個12位ADC(2.4MSPS)；（7）2個12位DAC；（8）DMA；（9）12個16位定時器；（10）2個32位定時器；（11）通信接口：3×I2C;

4×UART；3×SPI；2×CAN；SDIO接口；（12）USB2.0；（13）10/100MEthernetMAC（14）82根I/O5.1概述5.C8051F系列單片機——C8051F360（1）高速8051微控制器內(nèi)核。（2）10位逐次逼近型A/D轉(zhuǎn)換器，轉(zhuǎn)換速率最高可達200ksps；（3）10位電流輸出D/A轉(zhuǎn)換器;（4）兩個模擬電壓比較器CP1和CP0;（5）片內(nèi)鎖相環(huán)PLL。5.1概述C8051F3605.1概述由美國TI公司生產(chǎn)，是低功耗的16位單片機。（1）16位精簡指令集(RISC)架構，62.5ns指令周期時間（最大時鐘頻率為16MHz）；（2）3通道內(nèi)部直接內(nèi)存訪問(DMA)；（4）具有同步功能的雙通道12位D/A轉(zhuǎn)換器；（3）帶內(nèi)部基準、采樣與保持以及自動掃描功能的12位A/D轉(zhuǎn)換器；（5）具有3個捕獲/比較寄存器的16位Timer_A；（6）具有7個捕獲/比較及陰影寄存器的16位Timer_B；（7）片上比較器；（8）4個通用串行通信接口(USCI)。

6.MSP430系列單片機5.1概述單片機最小系統(tǒng)是指用最少的元件組成的可以獨立工作的單片機系統(tǒng)。一般應該包括單片機、晶振電路、復位電路、按鍵輸入、顯示輸出、擴展接口等。6.1方案設計

設計目標：通用性好、集成度高、擴展方便。單片機最小系統(tǒng)原理框圖6.1方案設計6.2硬件電路設計C8051F360單片機最小系統(tǒng)STM32F407單片機最小系統(tǒng)6.2硬件電路設計5.3單片機I/O擴展技術賈立新1.步進電機調(diào)速系統(tǒng)設計設計題目：步進電機控制實驗原理框圖如圖所示。要求實現(xiàn)步進電機正轉(zhuǎn)、反轉(zhuǎn)、加速、減速等功能，并通過按鍵調(diào)節(jié)步進電機速度。1.步進電機調(diào)速系統(tǒng)設計步進電機是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件。步進電機繞組驅(qū)動電路只要按一定規(guī)律控制兩組線圈中電流的通斷、電流的方向，就可以控制步進電機的正轉(zhuǎn)、反轉(zhuǎn)。1.步進電機調(diào)速系統(tǒng)設計單雙八拍工作時步進電機線圈電流方向在單雙八拍的工作模式下，步進電機每一拍的“步距角”為0.90，轉(zhuǎn)動1圈的總拍數(shù)為360/0.9=400拍。只要控制每一拍的持續(xù)時間，就可以控制步進電機的轉(zhuǎn)速。假設每一拍的持續(xù)時間為TC（單位為μs），則步進電機的轉(zhuǎn)速為步進電機驅(qū)動電路原理圖1.步進電機調(diào)速系統(tǒng)設計4相8拍步進電機脈沖順序1.步進電機調(diào)速系統(tǒng)設計1.步進電機調(diào)速系統(tǒng)設計程序流程圖程序流程圖1.步進電機調(diào)速系統(tǒng)設計步進電機調(diào)速系統(tǒng)實物圖1.步進電機調(diào)速系統(tǒng)設計可編程增益放大器（ProgrammableGainAmplifier，PGA）2.可編程增益放大器設計方案一，采用專用可編程增益放大器芯片；方案二，采用運放和模擬開關或微型繼電器實現(xiàn)；方案三，采用乘法型D/A轉(zhuǎn)換器和運放來實現(xiàn)。2.可編程增益放大器設計1.專用可編程增益放大器PGA103：增益從1、10、100三檔可調(diào)PGA113：增益從1、2、5、10、20、50、100、200八檔可調(diào)MCP6S21：增益從1、2、4、5、8、10、16、32八檔可調(diào)。2.可編程增益放大器設計2.基于運放和模擬開關（微型繼電器）的可編程增益放大器例1：用運放和模擬開關或者微型繼電器設計可編程增益放大器，增益1、10、100三檔可調(diào)。當增益為100時，帶寬大于100kHz。輸出信號的最大峰峰值應不小于5V。（1）設計方案2.可編程增益放大器設計（2）電路設計如果輸入信號幅值太大，可以經(jīng)過R1和R2分壓后送到同相放大器。如果不需要分壓，那么，R1用一只0Ω電阻代替即可。A11=1+R3/R5A12=1+R4/R5A21=1+R6/R8A22=1+R7/R82.可編程增益放大器設計（2）電路設計2選1模擬開關MAX45642.可編程增益放大器設計用微型繼電器代替模擬開關2.可編程增益放大器設計用微型繼電器代替模擬開關±5V電源S1、S0輸入輸出微型繼電器輸入2.可編程增益放大器設計將增益設為100，輸入峰峰值為50mV的正弦波，放大器的輸出波形：f=1kHzf=100kHzf=200kHzf=250kHz2.可編程增益放大器設計可編程增益放大器的應用——簡易交流電壓表

LT1966構成的RMS-DC電路5.4單片機并行總線擴展技術賈立新1.概述1.什么是并行總線？并行總線由數(shù)據(jù)總線、地址總線和控制總線組成，其特點是要傳輸?shù)臄?shù)據(jù)、地址、控制信息等都是并行傳輸，2.并行總線有什么特點？并行總線的優(yōu)點是總線時序比較簡單，軟件設計容易，數(shù)據(jù)傳送速度快。缺點是信號線數(shù)量非常多，占用大量的引腳和布線空間。在本書介紹的電子系統(tǒng)中，TFT模塊、編碼式鍵盤接口、FPGA等外設都需要通過并行總線擴展。2.并行總線時序及軟件模擬

3.C8051F360單片機的讀寫時序2.并行總線時序及軟件模擬4.STM32F407單片機讀寫時序圖2.并行總線時序及軟件模擬對于沒有專門的并行總線接口的單片機來說，可以采用軟件來模擬并行總線時序。5.并行總線時序的軟件模擬2.并行總線時序及軟件模擬（1）引腳定義#defineALE_H P2OUT|=BIT6#defineALE_L P2OUT&=~BIT6#defineRD_H P2OUT|=BIT5#defineRD_L P2OUT&=~BIT5#defineWR_H P2OUT|=BIT4#defineWR_L P2OUT&=~BIT4#defineADDRH P5OUT#defineADDRL P4OUT#defineDAT_OUT P4OUT#defineDAT_IN P4IN#defineDAT_DIR_IN P4DIR=0x00#defineDAT_DIR_OUT P4DIR=0xFF2.并行總線時序及軟件模擬（2）端口初始化voidport_init()//端口初始化{ P4DIR=0xFF; //設P4口為輸出

P5DIR=0xFF; //設P5口為輸出

P2DIR|=0x70; //設P2.4~P2.6口為輸出

ALE_L; //ALE置低

WR_H; // 置高 RD_H; // 置高}2.并行總線時序及軟件模擬（3）送低16位地址voidset_addr(uinta){ADDRL=a;ADDRH=a>>8;ALE_H;ALE_L;}（4）寫8位數(shù)據(jù)voidwrite_data(uinta,uchardat){set_addr(a);DAT_DIR_OUT;WR_L;DAT_OUT=dat;WR_H;}2.并行總線時序及軟件模擬（5）讀8位數(shù)據(jù)ucharread_data(uinta){uchardat;set_addr(a);DAT_DIR_IN;RD_L;dat=DAT_IN;RD_H;DAT_DIR_OUT;returndat;}3.語音存儲與回放系統(tǒng)設計1.設計題目設計一個數(shù)字化語音存儲與回放系統(tǒng)，其系統(tǒng)框圖如圖所示。數(shù)字化語音存儲與回放實際產(chǎn)品手機錄音筆3.語音存儲與回放系統(tǒng)設計

依據(jù)：香農(nóng)（Shannon）采樣定理。2.采樣頻率的確定采樣頻率越高，恢復后的聲音信號頻帶越寬。

為了獲得較好的聲音回放質(zhì)量，同時保證單片機在一個采樣周期內(nèi)有充裕的時間對采集的數(shù)據(jù)進行處理，本系統(tǒng)語音信號的采樣頻率設為8kHz。3.語音存儲與回放系統(tǒng)設計3.語音信號量化位數(shù)的確定

量化位數(shù)越大，量化誤差就越小，數(shù)字化后的語音信號就越接近原始信號，但所需要的存儲空間也越大。為了節(jié)省存儲空間，量化位數(shù)為8位。3.語音存儲與回放系統(tǒng)設計4.并行SRAM擴展并行大容量存儲器芯片選用IS61WV5128BLL。其容量為512K×8。根據(jù)采樣頻率和量化位數(shù)，單片機一秒鐘采集的數(shù)據(jù)量為8KB。設計要求語音存儲時間大于60s，存儲器的容量必須大于480KB；3.語音存儲與回放系統(tǒng)設計5.A/D轉(zhuǎn)換電路設計3.語音存儲與回放系統(tǒng)設計6.D/A轉(zhuǎn)換電路設計（1）麥克風的電路模型7.模擬子系統(tǒng)設計3.語音存儲與回放系統(tǒng)設計思考1：第1級放大器采用什么電路結構？增益是多少？輸入阻抗是多少？如何降低電源噪聲？（2）前置放大濾波電路第1級放大器3.語音存儲與回放系統(tǒng)設計頻率范圍：300Hz-3.4kHz，通帶增益：10

（2）前置放大濾波電路帶通濾波電路3.語音存儲與回放系統(tǒng)設計（2）前置放大濾波電路2.0V0.05V1.7V1.7V3.語音存儲與回放系統(tǒng)設計前置放大濾波電路采用單電源供電，各點的靜態(tài)電壓如圖所示。前置放大濾波電路輸出的語音信號（2）前置放大濾波電路3.語音存儲與回放系統(tǒng)設計單片機DAC輸出的語音信號需要經(jīng)過功放和濾波后送喇叭。（3）音頻功放電路設計

3.語音存儲與回放系統(tǒng)設計（3）音頻功放電路設計

3.語音存儲與回放系統(tǒng)設計3.語音存儲與回放系統(tǒng)設計8.程序設計3.語音存儲與回放系統(tǒng)設計8.程序設計3.語音存儲與回放系統(tǒng)設計9.系統(tǒng)調(diào)試（2）模擬部分的調(diào)試（1）人機接口功能調(diào)試：按鍵顯示是否正常？（3）軟件整體測試錄音時，聲音信號可來自實驗平臺的信號源模塊；或者來自語音前置放大模塊的輸出；或者來自手機或筆記本電腦的音頻輸出（需要放大并加直流偏置）。5.5單片機SPI總線擴展技術賈立新1.什么是SPI總線SCK：同步時鐘。MOSI：主輸出，從輸入。MISO：主輸入，從輸出。NSS：從選擇（片選信號）。SPI總線（SerialPeripheralInterface）一般包括4根信號線：SPI總線系統(tǒng)擴展圖特點：每個外設需要一根片選線；數(shù)據(jù)輸出線應具有三態(tài)功能。1.什么是SPI總線2.SPI時序的軟件模擬例：

某單片機與M25P16接口原理圖如圖所示。請編寫向M25P16寫一個字節(jié)數(shù)據(jù)和讀一個字節(jié)數(shù)據(jù)的子程序。SPI_SCK_LOW()：時鐘信號置低SPI_SCK_HIGH()：時鐘信號置高SPI_MOSI_LOW()：輸出數(shù)據(jù)線置低SPI_MOSI_HIGH()：輸出數(shù)據(jù)線置高SPI_MISO：讀輸入數(shù)據(jù)線SPI_CS_LOW()：片選信號置低SPI_CS_HIGH()：片選信號置高向從器件寫一個字節(jié)else{SPI_MOSI_LOW();}byte<<=1;SPI_SCK_HIGH();}SPI_CS_HIGH();}voidSPI_SendByte(u8byte) {u8i;SPI_CS_LOW();for(i=0;i<8;i++){SPI_SCK_LOW();if((byte&0x80)==0x80){SPI_MOSI_HIGH();}2.SPI時序的軟件模擬（3）向從器件讀一個字節(jié)u8SPI_ReceiveByte(void) {u8i,byte;SPI_CS_LOW();for(i=0;i<8;i++){byte<<=1;SPI_SCK_HIGH();SPI_SCK_LOW();{if(SPI_MISO==0x01){byte|=0x01;}}SPI_CS_HIGH();returnbyte;}2.SPI時序的軟件模擬3.數(shù)控穩(wěn)壓電源設計設計一數(shù)控穩(wěn)壓電源，其原理框圖如圖所示。數(shù)控電壓源的基準電壓VREF由12位D/A轉(zhuǎn)換器DAC7512產(chǎn)生。設計要求如下：（1）輸出電壓范圍為0~9.99V步進可調(diào)，調(diào)整步距0.01V；（2）最大輸出電流IOmax：500mA；（3）用“增加”、“減少”、“步進選擇”三個鍵設置給定電壓值。1.設計題目3.數(shù)控穩(wěn)壓電源設計2．硬件電路設計DAC7512接口原理圖及工作時序

（1）D/A轉(zhuǎn)換電路設計3.數(shù)控穩(wěn)壓電源設計（2）串聯(lián)型穩(wěn)壓電路設計3.數(shù)控穩(wěn)壓電源設計（3）總體原理圖3.數(shù)控穩(wěn)壓電源設計3.程序流程圖3.數(shù)控穩(wěn)壓電源設計4.測試結果設定輸出電壓/V0.101.003.005.008.0010.00實測輸出/V（空載）0.1041.0043.0025.0018.00110.002實測輸出/V（負載電流0.5A）0.1031.0043.0025.0028.00110.0015.6單片機I2C總線擴展技術賈立新1.I2C總線及軟件模擬1.I2C總線的定義和特點I2C總線（Inter-Integrated-Circuit）是由Philips公司開發(fā)了一個簡單的、高性能的芯片間串行傳輸總線，由一根數(shù)據(jù)線（SDA）和一根時鐘線（SCL）組成。I2C總線系統(tǒng)擴展圖（1）所有I2C總線接口器件都包含了一個片上接口，使器件之間直接通過I2C總線通訊。

1.I2C總線及軟件模擬（2）掛在I2C總線上的器件有主機和從機之分。

主機是指主動發(fā)起一次傳送的器件，它產(chǎn)生起始信號、終止信號和時鐘信號；從機是指被主器件尋址的器件。

在單片機系統(tǒng)中，主機一般由單片機擔當，從機則為其它器件，如存儲器、A/D轉(zhuǎn)換器、實時時鐘器件等。（3）每個連接到I2C總線的器件都有唯一的地址。主機在發(fā)出起始信號以后，傳送的第一個字節(jié)總是地址字節(jié)，以指示由哪個器件來接收該數(shù)據(jù)。1.I2C總線及軟件模擬（1）數(shù)據(jù)有效位定義：數(shù)據(jù)在時鐘高電平期間保持穩(wěn)定。2.I2C總線基本時序1.I2C總線及軟件模擬（2）起始信號：時鐘信號高電平期間數(shù)據(jù)由高到低切換（3）停止信號：時鐘信號高電平期間數(shù)據(jù)由低到高切換1.I2C總線及軟件模擬（4）應答信號1.I2C總線及軟件模擬3.I2C總線數(shù)據(jù)傳送模式模式一：主機發(fā)送，從機接收，而且傳輸方向始終不變。

模式二：主機發(fā)送地址字節(jié)后立即讀從機數(shù)據(jù)。

模式三：主機先向從機寫數(shù)據(jù)，再向從機讀數(shù)據(jù)。

1.I2C總線及軟件模擬4.I2C總線基本時序的軟件模擬（1）I/O引腳的初始化#defineSDA_HIGH()GPIO_SetBits(GPIOB,GPIO_Pin_9) //將SDA置高#defineSDA_LOW()GPIO_ResetBits(GPIOB,GPIO_Pin_9) //將SDA置低#defineSCL_HIGH()GPIO_SetBits(GPIOB,GPIO_Pin_8) //將SCL置高#defineSCL_LOW()GPIO_ResetBits(GPIOB,GPIO_Pin_8) //將SCL置低#defineSDAGPIO_ReadInputDataBit(GPIOB,GPIO_Pin_9) //讀SDA引腳1.I2C總線及軟件模擬（1）I/O引腳的初始化voidI2C_Configuration(void){RCC_AHB1PeriphClockCmd(RCC_AHB1Periph_GPIOB,ENABLE);GPIO_InitStructure.GPIO_Pin=GPIO_Pin_8|GPIO_Pin_9;GPIO_InitStructure.GPIO_Mode=GPIO_Mode_OUT;GPIO_InitStructure.GPIO_OType=GPIO_OType_OD;GPIO_InitStructure.GPIO_Speed=GPIO_Speed_50MHz;GPIO_InitStructure.GPIO_PuPd=GPIO_PuPd_NOPULL;GPIO_Init(GPIOB,&GPIO_InitStructure);}1.I2C總線及軟件模擬（2）啟動信號子程序在SCL高電平期間SDA發(fā)生負跳變。voidI2Cstart(){ SDA_HIGH(); delay();

SCL_HIGH(); delay();SDA_LOW(); delay();SCL_LOW(); delay();SDA_HIGH();}1.I2C總線及軟件模擬（3）終止信號子程序在SCL高電平期間SDA發(fā)生正跳變。voidI2Cstop(){ SDA_LOW(); delay(); SCL_HIGH(); delay(); SDA_HIGH();}1.I2C總線及軟件模擬（4）發(fā)送應答位子程序ACK在SDA低電平期間，SCL發(fā)生一個正脈沖。voidack(){ SDA_LOW(); delay(); SCL_HIGH(); delay(); SCL_LOW(); delay(); SDA_HIGH();delay();}（5）發(fā)送非應答位子程序NACK在SDA高電平期間SCL發(fā)生一個正脈沖。voidnack(){ SDA_HIGH(); delay(); SCL_HIGH(); delay(); SCL_LOW(); delay();}1.I2C總線及軟件模擬（6）檢查應答位子程序CHECK

在檢查應答位子程序中，設置了標志位F0，當檢查到正常應答位時F0=0，否則，F(xiàn)0=1。voidI2Ccheck(){ F0=0x00; SDA_HIGH(); delay(); SCL_HIGH(); delay(); if(SDA==1)F0=0x01; SCL_LOW(); delay();}1.I2C總線及軟件模擬（7）寫一個字節(jié)數(shù)據(jù)子程序WRBYTEbyte=byte<<1;delay();SCL_HIGH();delay();SCL_LOW();delay();}SDA_HIGH(); }voidI2Cwrbyte(u8byte){u8i;for(i=0;i<8;i++){if((byte&0x80)==0x80){SDA_HIGH();}else{SDA_LOW();}1.I2C總線及軟件模擬（8）讀一個字節(jié)子程序RDBYTEu8I2Crdbyte(){u8i,q,byte=0;for(i=0;i<8;i++){ SDA_HIGH(); SCL_HIGH(); delay();q=SDA;delay();SCL_LOW();byte=byte<<1;if(q==0x01){ byte=byte|0x01;}delay();}returnbyte;}1.I2C總線及軟件模擬2.導線長度測量儀設計

1.設計題目設計一導線長度測量儀，原理框圖如圖所示。圖中Rx表示被測導線。導線采用網(wǎng)線（直徑0.51mm~0.58mm）內(nèi)的銅芯。被測導線的長度范圍為50~100cm，誤差的絕對值不大于1.0cm。2.導線長度測量儀設計

2.理論分析導線的電阻與長度成正比。通過導線電阻，根據(jù)阻值計算導線長度。導線的長度可以由下式得到：其中，

ρ為銅芯網(wǎng)線的線路電阻系數(shù)，L為導線長度，Rx為單片機測出的導線電阻，R0為除導線外的其它電阻，如接觸電阻等。2.導線長度測量儀設計

3.硬件電路設計2.導線長度測量儀設計

4.ADS1115的功能框圖和引腳排列

ADS1115內(nèi)部包括模擬開關、一個∑-△型A/D轉(zhuǎn)換器核、可編程增益放大器PGA、基準電壓源、時鐘振蕩器和I2C總線接口。2.導線長度測量儀設計

ADS1115以二進制補碼格式提供16位數(shù)據(jù)，正滿量程輸入產(chǎn)生7FFFH的輸出代碼，負滿量程輸入產(chǎn)生8000H的輸出代碼。ADS1115有一個地址引腳ADDR配置器件的I2C地址。當ADDR引腳接地時，器件地址為1001000。PGA設置滿量程輸入/VPGA設置滿量程輸入/V2/3±6.1444±1.0241±4.0968±0.5122±2.04816±0.2562.導線長度測量儀設計

5.軟件設計2.導線長度測量儀設計

無論是啟動A/D轉(zhuǎn)換還是讀取A/D轉(zhuǎn)換值，單片機都是通過I2C接口訪問ADS1115內(nèi)部寄存器實現(xiàn)的。與本設計相關的寄存器有以下3個：（1）指針寄存器（PointerRegisterByte）該寄存器只能寫，用最低兩位D1~D0來選擇后續(xù)要訪問的寄存器：00：轉(zhuǎn)換寄存器；01：配置寄存器；10：低閾值寄存器；11：高閾值寄存器（2）轉(zhuǎn)換寄存器該寄存器只能讀，用于存放16位轉(zhuǎn)換結果。2.導線長度測量儀設計

（3）配置寄存器配置寄存器配置值配置字位配置值功能說明D151啟動一次A/D轉(zhuǎn)換D14~D12111AINP=AIN3，AINN=GNDD11~