組合邏輯電路的設(shè)計(jì)1、邏輯抽象：根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；2、根據(jù)邏輯描述列出真值表；3、由真值表寫(xiě)出邏輯表達(dá)式;4、簡(jiǎn)化和變換邏輯表達(dá)式，畫(huà)出邏輯圖。二、組合邏輯電路的設(shè)計(jì)步驟

一、組合邏輯電路的設(shè)計(jì)：根據(jù)實(shí)際邏輯問(wèn)題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。1.

組合邏輯電路的設(shè)計(jì)過(guò)程例1某火車(chē)站有特快、直快和慢車(chē)三種類(lèi)型的客運(yùn)列車(chē)進(jìn)出，試設(shè)計(jì)一個(gè)指示列車(chē)等待進(jìn)站的邏輯電路，當(dāng)有兩種或以上的列車(chē)等待進(jìn)站時(shí)，要求發(fā)出信號(hào)，提示工作人員安排進(jìn)站事宜。解：（1）邏輯抽象。輸入信號(hào):A、B、C分別表示特快、直快和慢車(chē)，且有進(jìn)站請(qǐng)求時(shí)為1，沒(méi)有請(qǐng)求時(shí)為0。輸出信號(hào):L表示進(jìn)站狀況，有兩種以上的車(chē)進(jìn)站為1，否則為0。（2）根據(jù)題意列出真值表(3)寫(xiě)出輸出邏輯表達(dá)式,并化簡(jiǎn)。輸入輸出ABCL00000010010001111000101111011111L=AB+AC+BC

(4)根據(jù)輸出邏輯表達(dá)式畫(huà)出邏輯圖。表達(dá)式為最簡(jiǎn)與或式，用與門(mén)和或門(mén)實(shí)現(xiàn)兩級(jí)“與-或”結(jié)構(gòu)的最簡(jiǎn)電路如圖。例2試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進(jìn)制碼?？梢圆捎萌魏芜壿嬮T(mén)電路來(lái)實(shí)現(xiàn)。解：(1)明確邏輯功能，列出真值表。設(shè)輸入變量為G3、G2、G1、G0為格雷碼，當(dāng)輸入格雷碼按照從0到15遞增排序時(shí)，可列出邏輯電路真值表輸出變量為B3、B2、B1、B0為自然二進(jìn)制碼。0111010001100101010101110100011000110010001000110001000100000000B3

B2

B1

B0G3

G2

G1

G0輸出輸入1111100011101001110110111100101010111110101011111001110110001100B3

B2

B1

B0G3

G2

G1

G0輸出輸入邏輯電路真值表(2)畫(huà)出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。33GB==2B+2G3G2G3G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(2G3G)+2G3G1G+2G3G)+2G3G1G=?3G2G?1G0B=?3G2G?1G?0G(3)根據(jù)邏輯表達(dá)式，畫(huà)出邏輯圖

用異或門(mén)代替與門(mén)和或門(mén)能使邏輯電路比較簡(jiǎn)單?？紤]相同乘積項(xiàng)

可以減少門(mén)電路數(shù)目，降低實(shí)現(xiàn)電路的成本。例3：用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。解：設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為F，成功F=1,根據(jù)邏輯要求列出真值表。設(shè)計(jì)實(shí)例4

某工廠有A、B、C、D四臺(tái)設(shè)備，每臺(tái)設(shè)備用電均為10KW，它們有F和G兩臺(tái)發(fā)電機(jī)組供電。F發(fā)電機(jī)組的功率為10KW，G發(fā)電機(jī)組的功率為20KW；四臺(tái)設(shè)備不可能同時(shí)工作，但同時(shí)至少有一臺(tái)工作。設(shè)計(jì)供電控制電路，既能保證設(shè)備正常工作，又節(jié)約用電。解：輸入變量：A、B、C、D，1表示設(shè)備工作輸出變量：F、G，1表示發(fā)電機(jī)組工作設(shè)計(jì)實(shí)例4真值表表達(dá)式：輸入輸出設(shè)計(jì)實(shí)例4化簡(jiǎn)FG設(shè)計(jì)實(shí)例4邏輯圖ABCDFG返回設(shè)計(jì)實(shí)例5

設(shè)計(jì)一個(gè)輸血-受血判別電路，當(dāng)輸血者和受血者的血型符合下列規(guī)則時(shí)，配型成功，受血者可接受輸血者提供的血液。（1）A型血可以輸給A型或AB型血的人；（2）B型血可以輸給B或AB型血的人；（3）AB型血只能輸給AB型血的人；（4）O型血可以輸給A、B、AB或O型血的人。解：配型是否成功用Y表示，1—成功輸血者的血型用X1、X2表示；受血者的血型用X3、X4表示；四種血型的編碼如表：設(shè)計(jì)實(shí)例5真值表、表達(dá)式表達(dá)式：真值表：輸入輸出設(shè)計(jì)實(shí)例5化簡(jiǎn)X1X2X3X4設(shè)計(jì)實(shí)例5邏輯圖X1X2X3X4Y返回1、單輸出電路

相同輸入端的與非門(mén)比與門(mén)或者或門(mén)所用晶體管少，速度快。圖(b)電路最優(yōu)

用指定芯片中特定資源實(shí)現(xiàn)邏輯函數(shù)，使電路的成本低并且工作速度快。因此需要對(duì)邏輯表達(dá)式進(jìn)行變換，以減少芯片資源的數(shù)目和連線。

2.組合邏輯電路的優(yōu)化實(shí)現(xiàn)2、多輸出電路(a)如果分別實(shí)現(xiàn)兩個(gè)邏輯函數(shù)，需要6個(gè)與門(mén)和兩個(gè)或門(mén)。(b)如果考慮相同乘積項(xiàng)，需要4個(gè)與門(mén)兩個(gè)或門(mén)，如圖。

輸出多個(gè)邏輯函數(shù)時(shí)需要考慮共享相同乘積項(xiàng)，減少邏輯門(mén)數(shù)目。3、多級(jí)邏輯電路用與門(mén)、或門(mén)實(shí)現(xiàn)時(shí)，限定邏輯門(mén)的扇入數(shù)為3，需要變換成：當(dāng)限定邏輯門(mén)輸入端數(shù)目，則需要進(jìn)行邏輯變換。（1）提取公因子圖(a)電路為2級(jí)，圖(b)為3級(jí)，但