(19)國(guó)家知識(shí)產(chǎn)權(quán)局HO3F3/213(2006.01)公司11227HO3K17/687(2006.01)權(quán)利要求書(shū)2頁(yè)說(shuō)明書(shū)10頁(yè)附圖11頁(yè)公開(kāi)了多輸出柵極驅(qū)動(dòng)器電路及其操作方nCP2va21.一種多輸出柵極驅(qū)動(dòng)器電路(116),用于主動(dòng)地接通和關(guān)斷功率器件(108),所述多第一驅(qū)動(dòng)器(104),具有輸入端和耦接至第一輸出節(jié)點(diǎn)的輸出第二驅(qū)動(dòng)器(102),具有輸入端和耦接至第二輸出節(jié)點(diǎn)的輸出邏輯電路(106),具有用于接收控制信號(hào)的輸入端、耦接至所述第一驅(qū)動(dòng)器(104)的輸入端的第一輸出端(112)以及耦接至所述第二驅(qū)動(dòng)器(102)的輸入端的第二輸出端(110),當(dāng)所述控制信號(hào)具有第一狀態(tài)時(shí)，在第一接通操作模式下激活所述第一驅(qū)動(dòng)器(104)和所述第二驅(qū)動(dòng)器(102)之一的輸出端，并且在第一關(guān)斷操作模式下激活所述第一驅(qū)動(dòng)器當(dāng)所述控制信號(hào)具有第二狀態(tài)時(shí)，在第二接通操作模式下激活所述第一驅(qū)動(dòng)器(104)和所述第二驅(qū)動(dòng)器(102)兩者的輸出端，并且在第二關(guān)斷操作模式下激活所述第一驅(qū)動(dòng)器2.根據(jù)權(quán)利要求1所述的多輸出柵極驅(qū)動(dòng)器電路，還包括耦接在所述邏輯電路(106)與3.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的多輸出柵極驅(qū)動(dòng)器電路，還包括耦接在所述第一驅(qū)動(dòng)器(104)的輸出端和所述第二驅(qū)動(dòng)器(102)的輸出端與所述邏輯電路(106)之間的第一比較器(CP?)和第二比較器(CP?)。4.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的多輸出柵極驅(qū)動(dòng)器電路，其中，所述第二驅(qū)動(dòng)器5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的多輸出柵極驅(qū)動(dòng)器電路，還包括所述功率器件(108),所述功率器件(108)具有耦接至所述第一輸出節(jié)點(diǎn)和所述第二輸出節(jié)點(diǎn)的柵極節(jié)6.根據(jù)權(quán)利要求5所述的多輸出柵極驅(qū)動(dòng)器電路，其中，所述第一驅(qū)動(dòng)器(104)的輸出端通過(guò)第一柵極電阻器(Rg)耦接至所述柵極節(jié)點(diǎn)，并且所述第二驅(qū)動(dòng)器(102)的輸出端通8.一種用于操作多輸出柵極驅(qū)動(dòng)器電路(116)的方法，所述多輸出柵極驅(qū)動(dòng)器電路(116)包括第一驅(qū)動(dòng)器(104)和第二驅(qū)動(dòng)器(102),所述第一驅(qū)動(dòng)器(104)和所述第二驅(qū)動(dòng)器當(dāng)所述控制信號(hào)具有第一狀態(tài)時(shí)，在第一接通操作模式下激活所述第一驅(qū)動(dòng)器(104)和所述第二驅(qū)動(dòng)器(102)之一的輸出端，并且在第一關(guān)斷操作模式下激活所述第一驅(qū)動(dòng)器當(dāng)所述控制信號(hào)具有第二狀態(tài)時(shí)，在第二接通操作模式下激活所述第一驅(qū)動(dòng)器(104)和所述第二驅(qū)動(dòng)器(102)兩者的輸出端，并且在第二關(guān)斷操作模式下激活所述第一驅(qū)動(dòng)器3(104)和所述第二驅(qū)動(dòng)器(102)之一的輸出端。4[0001]本申請(qǐng)為2019年10月22日提交的申請(qǐng)?zhí)枮?01911006041.0、發(fā)明名稱為“多輸出柵極驅(qū)動(dòng)器系統(tǒng)及其操作方法”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。技術(shù)領(lǐng)域[0002]本發(fā)明總體上涉及用于多輸出柵極驅(qū)動(dòng)器系統(tǒng)中的靜態(tài)柵極箱位的系統(tǒng)和方法。背景技術(shù)[0003]柵極驅(qū)動(dòng)器是功率放大器，并且還可以包括附加電路，如電平移位器。柵極驅(qū)動(dòng)器接受來(lái)自相關(guān)聯(lián)的控制器IC的低功率輸入信號(hào)，并且為大功率晶體管諸如絕緣柵雙極晶體管(IGBT)或功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的柵極產(chǎn)生高電流驅(qū)動(dòng)輸入信號(hào)。通常，柵極驅(qū)動(dòng)器的單個(gè)輸出端用于驅(qū)動(dòng)功率晶體管的單個(gè)柵極節(jié)點(diǎn)。兩個(gè)輸出端有時(shí)可以用于驅(qū)動(dòng)高側(cè)功率晶體管和低側(cè)功率晶體管。柵極驅(qū)動(dòng)器可以具有用于提供箱位功能的一個(gè)或更多個(gè)專用輸出端。發(fā)明內(nèi)容[0004]一種多輸出柵極驅(qū)動(dòng)器系統(tǒng)包括：功率器件，具有柵極節(jié)點(diǎn)；第一驅(qū)動(dòng)器，具有輸入端和耦接至柵極節(jié)點(diǎn)的輸出端；第二驅(qū)動(dòng)器，具有輸入端和耦接至柵極節(jié)點(diǎn)的輸出端；第一比較器，具有耦接至第二驅(qū)動(dòng)器的輸出端的第一輸入端、耦接至第一參考電壓的第二輸入端以及輸出端；第二比較器，具有耦接至第二驅(qū)動(dòng)器的輸出端的第一輸入端、耦接至第二參考電壓的第二輸入端以及輸出端；以及邏輯電路，具有用于接收控制信號(hào)的輸入端、耦接至第一驅(qū)動(dòng)器的輸入端的第一輸出端以及耦接至第二驅(qū)動(dòng)器的輸入端的第二輸出端。附圖說(shuō)明[0005]為了更全面地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)參考以下結(jié)合附圖進(jìn)行的描述，在附圖中：[0006]圖1A是多輸出柵極驅(qū)動(dòng)器系統(tǒng)的實(shí)施方式的示意圖以及在柵極驅(qū)動(dòng)器系統(tǒng)中使用的柵極電阻器的替選配置的示意圖，該多輸出柵極驅(qū)動(dòng)器系統(tǒng)包括與接通狀態(tài)操作條件和關(guān)斷狀態(tài)操作條件相關(guān)聯(lián)的電壓比較器；[0007]圖1B是與圖1A的多輸出柵極驅(qū)動(dòng)器系統(tǒng)相關(guān)聯(lián)的邏輯表；[0008]圖2A是多輸出柵極驅(qū)動(dòng)器系統(tǒng)的另一實(shí)施方式的示意圖，其中第二輸出端僅用于[0009]圖2B是與圖2A的多輸出柵極驅(qū)動(dòng)器系統(tǒng)相關(guān)聯(lián)的邏輯表；[0010]圖3A是多輸出柵極驅(qū)動(dòng)器系統(tǒng)的另一實(shí)施方式的示意圖，其中第二輸出端用于在關(guān)斷狀態(tài)期間的源供和箱位；[0011]圖3B是與圖3A的多輸出柵極驅(qū)動(dòng)器系統(tǒng)相關(guān)聯(lián)的邏輯表；[0012]圖4是與圖1A至圖3所示的多輸出柵極驅(qū)動(dòng)器系統(tǒng)相關(guān)聯(lián)的時(shí)序圖；[0013]圖5是針對(duì)功率器件的柵極電阻的指定值的接通操作條件和關(guān)斷操作條件，作為5集電極電流的函數(shù)的功率器件的集電極電壓隨時(shí)間的變化(“dV/dt”)的圖；[0014]圖6是包括具有兩個(gè)輸出端的多輸出柵極驅(qū)動(dòng)器集成電路("IC")的實(shí)施方式多輸出柵極驅(qū)動(dòng)器系統(tǒng)的示意圖，其中兩個(gè)輸出端分別可以吸收(sink)和源供(source)電流；[0015]圖7是類似于圖6中所示的多輸出柵極驅(qū)動(dòng)器系統(tǒng)的實(shí)施方式多輸出柵極驅(qū)動(dòng)器系統(tǒng)的示意圖，但包括用于在關(guān)斷條件下導(dǎo)致第二輸出端的去激活的串聯(lián)二極管；[0016]圖8是根據(jù)實(shí)施方式的與多輸出柵極驅(qū)動(dòng)器IC一起使用的用于以指定的dv/dt目標(biāo)值驅(qū)動(dòng)功率器件的控制方案的圖；[0017]圖9是與圖6的多輸出柵極驅(qū)動(dòng)器系統(tǒng)相關(guān)聯(lián)的邏輯表；[0018]圖10是與圖9所示的表相對(duì)應(yīng)的時(shí)序圖；[0019]圖11是多輸出柵極驅(qū)動(dòng)器系統(tǒng)的示意圖，其中柵極驅(qū)動(dòng)器IC的第二輸出端可以取決于在輸入端施加的邏輯條件，使用預(yù)定的或可編程的延遲被切換或者與第一輸出端同時(shí)被切換；[0020]圖12是多輸出柵極驅(qū)動(dòng)器系統(tǒng)的示意圖，其中可以使用比較器對(duì)柵極驅(qū)動(dòng)器IC的第二輸出端進(jìn)行操作，以檢測(cè)功率器件的柵極的電壓電平；[0021]圖13是示出多于兩個(gè)驅(qū)動(dòng)器的多輸出柵極驅(qū)動(dòng)器系統(tǒng)的示意圖，其中，每個(gè)驅(qū)動(dòng)[0022]圖14是示出多于兩個(gè)驅(qū)動(dòng)器的多輸出柵極驅(qū)動(dòng)器系統(tǒng)的示意圖，其中，每個(gè)驅(qū)動(dòng)器具有單獨(dú)的吸收輸出端和源供輸出端。具體實(shí)施方式[0023]根據(jù)實(shí)施方式，柵極驅(qū)動(dòng)器可以具有兩個(gè)或更多個(gè)獨(dú)立可控輸出端或相關(guān)可控輸出端，其均在操作模式下將柵極電壓施加到驅(qū)動(dòng)的功率晶體管。輸出端的每一個(gè)可以具有獨(dú)立用于接通和關(guān)斷的柵極電阻器?？梢愿鶕?jù)專用負(fù)載條件或溫度條件或其它操作條件來(lái)激活各個(gè)輸出端。被激活的輸出端越多(并行切換),驅(qū)動(dòng)的功率晶體管(有時(shí)稱為“開(kāi)關(guān)”或“器件”)可以被切換地越快。因此，還可以提高包括柵極驅(qū)動(dòng)器和開(kāi)關(guān)的相應(yīng)轉(zhuǎn)換器或逆變器的切換速度。還可以實(shí)現(xiàn)切換損耗與EMI或安全操作區(qū)域之間的更好的權(quán)衡。[0024]在雙輸出柵極驅(qū)動(dòng)器中，當(dāng)只操作兩個(gè)輸出端中的一個(gè)時(shí)，可以將另一輸出端保持在高阻抗?fàn)顟B(tài)。然而，對(duì)于功率晶體管，第二輸出端的高阻抗操作具[0025]1.功率晶體管在關(guān)斷狀態(tài)下在dv/dt事件期間對(duì)寄生接通較靈敏。[0026]2.在接通狀態(tài)下的高側(cè)箱位強(qiáng)度相對(duì)較弱。[0027]因此，根據(jù)多輸出柵極驅(qū)動(dòng)器系統(tǒng)的實(shí)施方式，第二輸出端支持關(guān)斷狀態(tài)箱位至負(fù)柵極電壓以及接通狀態(tài)箱位至正柵極電壓兩者。箱位是指相關(guān)驅(qū)動(dòng)器級(jí)、電路或輸出FET的激活。箱位高是指激活相關(guān)驅(qū)動(dòng)器的源供級(jí)。箱位低是指激活相關(guān)驅(qū)動(dòng)器的吸收級(jí)。[0028]一旦第一輸出端的柵極電壓達(dá)到某電平(在該電平處，驅(qū)動(dòng)的晶體管的電流和電壓的切換瞬態(tài)已經(jīng)經(jīng)過(guò))時(shí)，多輸出柵極驅(qū)動(dòng)器系統(tǒng)就將第一輸出端的狀態(tài)復(fù)制到第二輸出端。該功能可以例如通過(guò)在下文進(jìn)一步詳細(xì)描述的電壓比較器來(lái)實(shí)現(xiàn)，所述電壓比較器監(jiān)測(cè)瞬時(shí)柵極電壓。如果功率晶體管的柵極電壓低于功率晶體管的柵極發(fā)射極或柵極源極閾值，則可以將柵極箔位至負(fù)柵極電壓。類似地，如果柵極電壓接近正軌，則柵極可以被箔6[0029]圖1A示出了多輸出柵極驅(qū)動(dòng)器系統(tǒng)100的示意圖，包括：功率器件108,具有點(diǎn)；第一驅(qū)動(dòng)器104,具有輸入端和耦接至柵極節(jié)點(diǎn)的輸出端OUT?;第二驅(qū)動(dòng)器102,具有輸入端和耦接至柵極節(jié)點(diǎn)的輸出端OUT?;第一比較器CP?,具有耦接至第二驅(qū)動(dòng)器102的輸出端的正輸入端、耦接至第一參考電壓Vn的負(fù)輸入端以及輸出端；第二比較器CP?,具有耦接至第二驅(qū)動(dòng)器102的輸出端的負(fù)輸入端、耦接至第二參考電壓V?FF的正輸入端以及輸出端；以及邏輯電路106,具有用于接收用于接通和關(guān)斷功率器件的控制信號(hào)的第一輸入端、耦接至第一比較器CP?的輸出端和第二比較器CP?的輸出端的第二輸入端、耦接至第一驅(qū)動(dòng)器104的輸入端的第一輸出端112、以及耦接至第二驅(qū)動(dòng)器102的輸入端的第二輸出端110。在圖1A中，邏輯電路106可以實(shí)現(xiàn)為硬件或軟件。由邏輯電路106接收至少兩個(gè)輸入信號(hào)：用于改變功率器件108的狀態(tài)的接通/關(guān)斷信號(hào)，以及與比較器CP?和CP?的輸出相關(guān)聯(lián)的信號(hào)。根據(jù)邏輯電路106使用的邏輯功能，可以實(shí)現(xiàn)“n”比特寬的輸入總線，該“n”比特寬取決于例如所使用的輸出的數(shù)量。例如，在圖1A的實(shí)施方式中，可以使用對(duì)應(yīng)于兩個(gè)不同輸入信號(hào)的兩比特寬的輸入總線。下面將進(jìn)一步詳細(xì)描述邏輯電路106和整個(gè)多輸出柵極驅(qū)動(dòng)器系統(tǒng)100的操[0030]包括柵極驅(qū)動(dòng)器102和104、比較器CP?和CP?以及邏輯電路106的柵極驅(qū)動(dòng)器電路116可以實(shí)現(xiàn)為包括其它電路諸如微處理器以及實(shí)施方式中的其它電路的單個(gè)集成電路。在其它實(shí)施方式中，也可以使用分立部件或多個(gè)集成電路或者分立部件和多個(gè)集成電路的組合。[0031]在圖1A中，使用了兩個(gè)柵極電阻器Rg?和Rg?。柵極電阻器Rg?耦接在驅(qū)出端與功率器件108的柵極節(jié)點(diǎn)之間。柵極電阻器Rg?耦接在驅(qū)動(dòng)器102的輸出端與功率器件108的柵極節(jié)點(diǎn)之間。具有相同值或不同值的單電阻元件可以用于柵極電阻器Rg?和Rg?。然而，替選的并聯(lián)電阻器電路114也可以用于適應(yīng)各種操作模式。并聯(lián)電阻器電路114示出了與二極管D串聯(lián)組合的第一電阻器Rg?FF○第一電阻器和二極管與第二電阻器Rg?并聯(lián)。在實(shí)施方式中，并聯(lián)電阻器電路114中的第一電阻器和第二電阻器可以具有不同的值。在這種情況下，并聯(lián)電阻器電路114在從功率器件108的柵極吸收或源供電流時(shí)將具有不同的值。如果使用了具有用于源供電流的單獨(dú)端子(連接至電阻器Rg?)和用于吸收電流的單獨(dú)端子[0032]在每個(gè)比較器CP?和CP?的輸入端和/或輸出端處的濾波器是可選的。例如，在圖13和圖14中示出了合適的濾波器布置，下面將進(jìn)一步詳細(xì)描述。保持去激活(在高阻抗中)的OUT?的轉(zhuǎn)換之后的適當(dāng)?shù)臅r(shí)間間隔期間是可能的。在關(guān)斷瞬態(tài)一旦柵極電壓高于CP?的閾值(V?)時(shí)，0UT?被激活。如果改變控制以將兩個(gè)輸出端(OUT?和OUT?)一起切換，以便得到總體的較低柵極電阻，則在兩個(gè)驅(qū)動(dòng)器級(jí)的情況下原則上不需要監(jiān)測(cè)比較器。下面將進(jìn)一步詳細(xì)地解釋沒(méi)有兩個(gè)比較器CP?和CP?的替選實(shí)施方式。在該實(shí)施方式中，仍然可以對(duì)第二輸出端OUT?進(jìn)行感測(cè)。如果并行使用多于兩個(gè)驅(qū)動(dòng)器級(jí)，則應(yīng)該對(duì)作為最后一個(gè)的輸出端進(jìn)行感測(cè)以與其它輸出端(圖1A中未示出)一起主動(dòng)地切換。可替選[0034]圖1A中示出的多輸出柵極驅(qū)動(dòng)器系統(tǒng)100的電阻和電壓范圍可以改變以適應(yīng)特定7的應(yīng)用。態(tài)。以替代地被保留在HiZ(高阻抗?fàn)顟B(tài))中。通狀態(tài)或關(guān)斷狀態(tài)。[0038]圖2A是多輸出柵極驅(qū)動(dòng)器系統(tǒng)200的另一實(shí)施方式的示意圖，該實(shí)施方式僅使用第二輸出端OUT?作為柵極箱位。在柵極驅(qū)動(dòng)器系統(tǒng)200中，只有當(dāng)?shù)谝惠敵龆薕UT?已達(dá)到其中不需要第二柵極電阻器。此外，前面已經(jīng)描述了圖2A中所示的所有編號(hào)部件。個(gè)IN、INF、OUT?和OUT?邏輯狀態(tài)。另外，還示出了圖2A的電路實(shí)施方式的輸出阻抗和操作狀態(tài)。[0040]圖3A是多輸出柵極驅(qū)動(dòng)器系統(tǒng)300的另一實(shí)施方式的示意圖，其中，第二輸出端OUT?能夠通過(guò)電阻器Rg?與OUT?并行地源供柵極電流。此外，在關(guān)斷狀態(tài)期間，第二輸出端OUT?可以用作有源米勒(Miller)箱位引腳。當(dāng)然，有源米勒箔位性能可以通過(guò)與Rg?并聯(lián)的可選二極管降低。在柵極驅(qū)動(dòng)器系統(tǒng)300中，示出了與電阻器Rg?并聯(lián)的二極管。此外，前面已經(jīng)描述了圖3A中所示的所有編號(hào)部件。[0041]圖3B是圖3A的電路實(shí)施方個(gè)IN、INF、OUT?和OUT?邏輯狀態(tài)。另外，還示出了圖3A的電路實(shí)施方式的輸出阻抗和操作狀態(tài)(以及相關(guān)的控制設(shè)置)。[0042]圖1A至圖3A的使用兩個(gè)比較器監(jiān)測(cè)柵極電壓的實(shí)施方式可能導(dǎo)致圖4所示的可能時(shí)序圖400,其中，總體時(shí)序圖404以及放大的時(shí)序圖402和406示出了比較器的進(jìn)一步操作細(xì)節(jié)以及可選的安全時(shí)間延遲。在一個(gè)比較器或另一比較器檢測(cè)到柵極電壓達(dá)到相應(yīng)的閾值電壓(其可能需要時(shí)間段tTDON或tTDOFF)之后，在將任一比較器的決定發(fā)送至邏輯電路之[0043]時(shí)序圖404示出了整體開(kāi)關(guān)序列，其中兩個(gè)輸出端(OUT?和OUT?)都處于關(guān)斷狀態(tài)、輸出端OUT?處于關(guān)斷狀態(tài)、然后兩個(gè)輸出端(OUT?和OUT?)再次處于關(guān)斷狀態(tài)。示例時(shí)序圖404假定控制設(shè)置確定了該序列?？刂圃O(shè)置根據(jù)比較器的決定或者獨(dú)立于比較器的決定來(lái)[0044]時(shí)序圖406示出了接通序列的進(jìn)一步細(xì)節(jié)，包括OUT?和0UT?波形，以及來(lái)自比較器CP?的輸出信號(hào)(OUT_CP?和可選的延遲OUT_CP?_DEL)。差分電壓V表示在接通狀態(tài)期間的最終柵極電壓與比較器CP?的觸發(fā)閾值之間的差值。[0045]時(shí)序圖402示出了關(guān)斷序列的進(jìn)一步細(xì)節(jié)，包括OUT?和OUT?波形，以及來(lái)自比較器CP?的輸出信號(hào)(OUT_CP?和可選的延遲OUT_CP?DEL)。差分電壓Vop表示在關(guān)斷狀態(tài)期間的最終柵極電壓與比較器CP?的觸發(fā)閾值之間的差值?？商孢x地，其可以表示接地(零伏特)與8比較器CP?的觸發(fā)閾值之間的差值。[0046]根據(jù)系統(tǒng)相關(guān)的條件，第二輸出端OUT?可以取決于比較器并且取決于可選的附加不同的時(shí)序圖。[0047]總之，圖1A至圖3B所示的多輸出柵極驅(qū)動(dòng)器系統(tǒng)實(shí)施方式提供了功率器件柵極電壓的改進(jìn)的關(guān)斷狀態(tài)箱位和接通狀態(tài)箱位。這又進(jìn)而支持了更緊密的柵極控制和對(duì)寄生效應(yīng)的較小靈敏度。因此，所有非激活的輸出端(在雙輸出實(shí)施方式中的一個(gè)輸出端或多輸出實(shí)施方式中的更多個(gè)輸出端)可以用于柵極箱位至正軌(接通狀態(tài))或負(fù)軌(關(guān)斷狀態(tài))。[0048]對(duì)于給定的電阻Rg驅(qū)動(dòng)?xùn)艠O，功率晶體管特別是IGBT的漏極/集電極電壓的變化率取決于功率晶體管是接通還是關(guān)斷而對(duì)于增加的集電極電流呈現(xiàn)出相反的行為。如圖5所示并且將在下面進(jìn)一步詳細(xì)描述，在接通時(shí)，漏極/集電極dv/dt隨著較高的集電極電流而減小，而在關(guān)斷時(shí)，漏極/集電極dv/dt隨著較高的集電極電流而增大。例如，圖表500示出了在接通模式502期間的集電極電壓的dv/dt,以及在關(guān)斷模式504期間的集電極電壓的dv/dt。注意，在兩種操作模式下，dv/dt呈現(xiàn)高dv/dt操作模式的區(qū)域和低dv/dt操作模式的區(qū)[0049]在應(yīng)用中特別是在指定了最大允許漏極/集電極dv/dt的驅(qū)動(dòng)系統(tǒng)中，這種切換行為可能導(dǎo)致過(guò)高的漏極/集電極dv/dt值。根據(jù)實(shí)施方式，如圖6所示并且將在下面進(jìn)一步詳細(xì)描述，使用這樣的柵極驅(qū)動(dòng)電路：其具有兩個(gè)獨(dú)立的輸出端，并且在高集電極電流下兩個(gè)輸出端并行操作，而在輕負(fù)載下僅使用一個(gè)驅(qū)動(dòng)器輸出端，同時(shí)另一驅(qū)動(dòng)器輸出端保持在三態(tài)。[0050]為了實(shí)現(xiàn)更恒定的漏極/集電極dv/dt,選擇性地使用減小的柵極電阻Rg來(lái)增加接通時(shí)的漏極/集電極dv/dt用于較高的負(fù)載電流，而選擇性地使用減小的Rg來(lái)增加關(guān)斷時(shí)的漏極/集電極dv/dt用于減小的負(fù)載電流。[0051]圖6示出了多輸出柵極驅(qū)動(dòng)器系統(tǒng)600的示意圖，包括：功率器件108,具有柵極節(jié)點(diǎn)；第一驅(qū)動(dòng)器104,具有輸入端和耦接至柵極節(jié)點(diǎn)的輸出端OUT?;第二驅(qū)動(dòng)器102,具有輸入端和耦接至柵極節(jié)點(diǎn)的輸出端OUT?;以及邏輯電路106,具有用于接收控制信號(hào)(接通-關(guān)斷)的輸入端、耦接至第一驅(qū)動(dòng)器104的輸入端的第一輸出端112以及耦接至第二驅(qū)動(dòng)器102的輸入端的第二輸出端110。[0052]通過(guò)在高的漏極/集電極電流下設(shè)置柵極電阻Rgf*<Rf,其中Rgf*=Rg||Rgf,漏極/集電極dv/dt可以被設(shè)置成非常接近于在低的漏極/集電極電流下利用柵極電阻Rg獲得的值的值，從而在整個(gè)負(fù)載范圍內(nèi)維持低切換損耗，同時(shí)出于EMI原因維持dv/dt電平。[0053]這可以通過(guò)激活第二柵極驅(qū)動(dòng)溝道來(lái)實(shí)現(xiàn)，從而有效柵極電阻為Rgf*=Rg||Rgf,如由如圖6所示的柵極驅(qū)動(dòng)器系統(tǒng)600所實(shí)現(xiàn)的。然而，針對(duì)功率晶體管108的接通和關(guān)斷兩者設(shè)置較低有效柵極電阻只有針對(duì)高的漏極/集電極電流啟用輸出端OUT?才能實(shí)現(xiàn)。特別地，在關(guān)斷時(shí)，在高的集電極電流下激活第二柵極驅(qū)動(dòng)通道OUT?將產(chǎn)生甚至更高的并且因此不期望的漏極/集電極dv/dt。在高的負(fù)載電流下，較低的柵極電阻有利于僅在功率晶體管108的接通期間增加在漏極/集電極處的dv/dt的最大值。[0054]因此，不能有效地使用控制策略，在該控制策略中，針對(duì)接通和關(guān)斷階段兩者，在高集電極電流操作期間激活第二輸出端OUT?。9[0055]為了獲得限制漏極/集電極d/dt的最大益處，根據(jù)實(shí)施方式，接通和關(guān)斷階段被解耦并相反地處理，其中較低柵極電阻用于接通而較高柵極電阻用于關(guān)斷。例如，下面參照?qǐng)D8進(jìn)一步詳細(xì)地說(shuō)明和解釋低dv/dt操作模式和高dv/dt操作模式。[0056]圖7示出了多輸出柵極驅(qū)動(dòng)器系統(tǒng)的替選實(shí)施方式的示意圖700,其中二極管D與第二柵極電阻器Rgf串聯(lián)連接。除了添加二極管D之外，該實(shí)施方式與圖6中所示的相同。上文已經(jīng)參照?qǐng)D6識(shí)別和描述了圖7中所示的所有其他部件。[0057]因此，如圖7所示，可以通過(guò)向柵極電阻器Rgf添加串聯(lián)二極管D來(lái)實(shí)現(xiàn)在高漏極/集電極電流操作期間第二輸出端的OUT?吸收能力的去激活。包括二極管D在關(guān)斷期間禁止了電流流入端子OUT?,但在接通期間仍允許電流。[0058]在更進(jìn)一步的實(shí)施方式中，可以獨(dú)立地控制每個(gè)驅(qū)動(dòng)器102和104.但是，完全獨(dú)立控制會(huì)導(dǎo)致整個(gè)系統(tǒng)解決方案更加復(fù)雜。[0059]根據(jù)實(shí)施方式，柵極驅(qū)動(dòng)器IC自身中用于輸出端OUT?和OUT?的控制方案基于輸入控制信號(hào)。用于維持恒定dv/dt的控制方案遵循圖8的圖表800中給出的規(guī)則。在第一接通模式802期間，僅需要單個(gè)柵極電阻器和驅(qū)動(dòng)器。在第二接通模式804期間，需要兩個(gè)柵極電阻器和驅(qū)動(dòng)器。相反，在第一關(guān)斷模式806期間，需要兩個(gè)柵極電阻器和式808期間，僅需要單個(gè)柵極電阻器和驅(qū)動(dòng)器。[0060]邏輯電路106的技術(shù)實(shí)現(xiàn)是簡(jiǎn)單的邏輯，其基于兩個(gè)控制信號(hào)(IN和INF)激活輸出端OUT?和/或OUT?。邏輯電路106可以利用硬件邏輯門(mén)或者根據(jù)需要用軟件實(shí)現(xiàn)。圖9的表900中示出了邏輯電路106的輸入端與輸出端的關(guān)系的示例邏輯表。另外，還示出了圖6的電路實(shí)施方式的輸出阻抗和操作狀態(tài)。[0061]在第一邏輯狀態(tài)期間，IN輸入端和INF輸入端兩者均為低，并且輸出端OUT?和OUT?[0063]在第三邏輯狀態(tài)期間，IN輸入端為低，INF輸入端從低轉(zhuǎn)變?yōu)楦?，并且輸出端OUT?[0064]在第四邏輯狀態(tài)期間，IN輸入端為高并且INF輸入端為低。輸出端OUT?和OUT?兩者[0065]在第五邏輯狀態(tài)期間，IN輸入端從邏輯高轉(zhuǎn)變?yōu)檫壿嫷?，并且INF為低。輸出端[0066]在第六邏輯狀態(tài)期間，IN輸入端為高并且INF輸入端從邏輯低轉(zhuǎn)變?yōu)檫壿嫺?。輸出[0068]在第八邏輯狀態(tài)期間，IN輸入端為低并且INF輸入端從邏輯高轉(zhuǎn)[0069]在第九邏輯狀態(tài)期間，IN輸入端從邏輯低轉(zhuǎn)變?yōu)檫壿嫺卟⑶襂NF輸入端為高。輸出[0070]在第十邏輯狀態(tài)期間，所有輸入端和輸出端都處于邏輯高。可替選地，OUT?輸出端[0071]在第十一邏輯狀態(tài)期間，IN輸入端為高并且INF輸入端從邏輯高轉(zhuǎn)變?yōu)檫壿嫷?。輸[0072]在第十二邏輯狀態(tài)期間，IN輸入端從邏輯高轉(zhuǎn)變?yōu)檫壿嫷停⑶襂NF輸入端處于邏輯高。OUT?輸出端從邏輯高轉(zhuǎn)變?yōu)檫壿嫷停⑶襉UT?輸出端從邏輯高轉(zhuǎn)變?yōu)楦咦杩範(fàn)顟B(tài)。節(jié)點(diǎn)的各個(gè)信號(hào)波形。IN波形的上升沿發(fā)生在時(shí)間1002,并且OUT?波形的上升沿在時(shí)間1004完全切換。IN波形的下降沿發(fā)生在時(shí)間1006,并且0UT?波形的下降沿在時(shí)間1008完全間間隔期間，OUT?處的電壓跟隨由輸出端OUT?驅(qū)動(dòng)的功率開(kāi)關(guān)的柵極處的電壓。當(dāng)OUT?根據(jù)0UT?切換時(shí)，上升沿或下降沿變得更快。這種切換行為導(dǎo)致圖10中所示的OUT?波形的“傾斜”特征。在功率開(kāi)關(guān)的柵極處達(dá)到的特定電壓電平，其可以通過(guò)閾值比較器來(lái)檢測(cè)，如圖1A至圖3B或圖12所示。[0075]例如，在圖11中，多輸出柵極驅(qū)動(dòng)器系統(tǒng)的替選實(shí)施方式的示意圖1100包括延遲/時(shí)間電路118,其具有耦接至邏輯電路106的第一輸入端和第二輸入端，以及耦接至第二驅(qū)動(dòng)器102的輸出端。另外，圖11中所示的示意圖與圖6中所示的并且先前描述的示意圖基本相同。[0076]作為另一示例，在圖12中，多輸出柵極驅(qū)動(dòng)器系統(tǒng)的替選實(shí)施方式的示意圖1200包括第一比較器CP?和第二比較器CP?,比較器每個(gè)包括輸入濾波器和/或輸出濾波器。比較器CP?的正輸入端耦接至第一驅(qū)動(dòng)器104的輸出端，比較器CP?的負(fù)輸入端通過(guò)閾值電壓V?N耦接至第二驅(qū)動(dòng)器102的輸出端，并且比較器CP?的輸出端耦接至邏輯電路106的輸入端。比較器CP?的負(fù)輸入端耦接至第一驅(qū)動(dòng)器104的輸出端，比較器CP2的正輸入端通過(guò)閾值電壓VFF耦接至第二驅(qū)動(dòng)器102的輸出端，并且比較器CP?的輸出端耦接至邏輯電路106的輸入端。另外，圖12中所示的示意圖與圖6中所示的并且先前描述的示意圖基本相同。[0077]圖13示出了實(shí)施方式多輸出柵極驅(qū)動(dòng)器系統(tǒng)1300,其中明確地示出了多于兩個(gè)驅(qū)路1312在邏輯電路1306的控制下選擇驅(qū)動(dòng)器輸出端中的一個(gè)耦接至比較器CP?和CP?的輸入端。比較器CP?和CP?的輸出端通過(guò)低通濾波器1305耦接至邏輯電路1306的輸入端。邏輯電路1306接收“n”比特接通-關(guān)斷信號(hào)。除了選擇電路的操作和多于兩個(gè)驅(qū)動(dòng)器的明確存在外，多輸出柵極驅(qū)動(dòng)器系統(tǒng)1300的操作類似于參照?qǐng)D1A至圖3B描述的實(shí)施方式。[0078]圖14示出了另一實(shí)施方式多輸出柵極驅(qū)動(dòng)器系統(tǒng)1400,其中明確地示出了多于兩11Rgon2、Rgoff2、Rgon_n-1、Rgoff_n-1、Rgon_n和Rgoff_n。柵極電阻器又耦接至功率器件1408的柵極節(jié)點(diǎn)。選擇電路1412在邏輯電路1406的控制下選擇驅(qū)動(dòng)器輸出端中的一個(gè)耦接至比較器CP?和CP?的輸入端。比較器CP?和CP?的輸出端通過(guò)低通濾波器1405耦接至邏輯電路1406的輸入端。邏輯電路1406接收“n”比特接通-關(guān)斷信號(hào)。除了選擇電路1412的操作和多于兩個(gè)驅(qū)動(dòng)器的明確存在之外，多輸出柵極驅(qū)動(dòng)器系統(tǒng)1400的操作類似于參照?qǐng)D1A至圖3B描述的實(shí)施方式。[0079]雖然已經(jīng)參考說(shuō)明性實(shí)施方式描述了本發(fā)明，但是該描述并不意在被解釋為限制性的。在參考本說(shuō)明書(shū)時(shí)，本領(lǐng)域技術(shù)人員將清楚說(shuō)明性實(shí)施方式的各種修改和組合以及本發(fā)明的其他實(shí)施方式。因此，所附權(quán)利要求意在涵蓋任何這樣的修改或?qū)嵤┓绞?。[0083]第一驅(qū)動(dòng)器，具有輸入端和耦接至所述柵極節(jié)點(diǎn)的輸出端，用于主動(dòng)地接通和關(guān)斷所述功率器件；[0084]第二驅(qū)動(dòng)器，具有輸入端和耦接至所述柵極節(jié)點(diǎn)的輸出端；[0085]第一比較器，具有耦接至所述第二驅(qū)動(dòng)器的輸出端的第一輸入端、耦接至第一參考電壓的第二輸入端以及輸出端；[0086]第二比較器，具有耦接至所述第二驅(qū)動(dòng)器的輸出端的第一輸入端、耦接至第二參考電壓的第二輸入端以及輸出端；以及[0087]邏輯電路，具有用于接收用于接通和關(guān)斷所述功率器件的控制信號(hào)的第一輸入端、耦接至所述第一比較器的輸出端和所述第二比較器的輸出端的第二輸入端、耦接至所述第一驅(qū)動(dòng)器的輸入端的第一輸出端以及耦接至所述第二驅(qū)動(dòng)器的輸入端的第二輸出端，[0088]其中，所述邏輯電路的第二輸入端上的信號(hào)指示所述第二驅(qū)動(dòng)器的輸出是否達(dá)到或超過(guò)所述第一參考電壓或者所述第二驅(qū)動(dòng)器的輸出是否達(dá)到或低于所述第二參考電壓，并且所述第二驅(qū)動(dòng)器的輸出端被配置成響應(yīng)于所述邏輯電路的第二輸出端上的信號(hào)而被相應(yīng)地箱位至正電壓軌或負(fù)電壓軌。[0089](2)根據(jù)(1)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第二驅(qū)動(dòng)器被配置成在接通操作模式和關(guān)斷操作模式兩者期間被箱位。[0090](3)根據(jù)(1)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第二驅(qū)動(dòng)器被配置成在接通操作模式期間被箔位，并且被配置成在關(guān)斷操作模式期間主動(dòng)地切換。[0091](4)根據(jù)(1)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第二驅(qū)動(dòng)器被配置成在關(guān)斷操作模式期間被箱位，并且被配置成在接通操作模式期間主動(dòng)地切換。[0092](5)根據(jù)(1)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第二驅(qū)動(dòng)器被配置成響應(yīng)于由所述邏輯電路接收的附加控制信號(hào)而被箔位或主動(dòng)地切換。[0093](6)根據(jù)(1)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第一比較器和所述第二比較器包括輸入濾波器或輸出濾波器中的至少一個(gè)。[0094](7)根據(jù)(1)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，還包括耦接在所述第一驅(qū)動(dòng)器的輸出端與所述功率器件的柵極節(jié)點(diǎn)之間的第一柵極電阻器。[0095](8)根據(jù)(7)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，還包括耦接在所述第二驅(qū)動(dòng)器的輸出端與所述功率器件的柵極節(jié)點(diǎn)之間的第二柵極電阻器。[0098]第一驅(qū)動(dòng)器，具有輸入端和耦接至所述柵極節(jié)點(diǎn)的輸出端，被配置成用于主動(dòng)地接通和關(guān)斷所述功率器件；[0100]邏輯電路，具有用于接收控制信號(hào)的輸入端、耦接至所述第一驅(qū)動(dòng)器的輸入端的第一輸出端以及耦接至所述第二驅(qū)動(dòng)器的輸入端的第二輸出端，其中，所述邏輯電路被配置成在初始接通操作模式下僅激勵(lì)所述第一驅(qū)動(dòng)器，并且被配置成在初始關(guān)斷操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器。[0101](10)根據(jù)(9)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第一驅(qū)動(dòng)器的輸出端通過(guò)第一柵極電阻器耦接至所述柵極節(jié)點(diǎn)，并且所述第二驅(qū)動(dòng)器的輸出端通過(guò)第二柵極電阻器耦接至所述柵極節(jié)點(diǎn)。[0102](11)根據(jù)(10)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第一柵極電阻器和所述第二柵極電阻器具有不同的電阻值。[0103](12)根據(jù)(9)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述邏輯電路被配置成在第一接通操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器中的一個(gè)，并且在第二接通操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器兩者。[0104](13)根據(jù)(9)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述邏輯電路被配置成在第一關(guān)斷操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器兩者，并且在第二關(guān)斷操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器中的一個(gè)。[0105](14)根據(jù)(9)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，還包括耦接在所述邏輯電路與所述第二驅(qū)動(dòng)器之間的定時(shí)器電路。[0106](15)根據(jù)(9)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，還包括耦接在所述第一驅(qū)動(dòng)器的輸出端和所述第二驅(qū)動(dòng)器的輸出端與所述邏輯電路之間的第一比較器和第二比較器。[0107](16)根據(jù)(9)所述的多輸出柵極驅(qū)動(dòng)器系統(tǒng)，其中，所述第二驅(qū)動(dòng)器被配置成響應(yīng)于由所述邏輯電路接收的附加控制信號(hào)而被箔位或主動(dòng)地切換。[0108](17)一種用于操作多輸出柵極驅(qū)動(dòng)器系統(tǒng)的方法，所述多輸出柵極驅(qū)動(dòng)器系統(tǒng)包括第一柵極驅(qū)動(dòng)器和第二柵極驅(qū)動(dòng)器，所述第一柵極驅(qū)動(dòng)器和所述第二柵極驅(qū)動(dòng)器分別包括耦接至功率器件的第一柵極驅(qū)動(dòng)器輸出和第二柵極驅(qū)動(dòng)器輸出，所述方法包括：[0109]在第一操作模式下，利用所述第一柵極驅(qū)動(dòng)器輸出接通所述功率器件，感測(cè)所述第二柵極驅(qū)動(dòng)器輸出的電壓以確定是否所述第二柵極驅(qū)動(dòng)器輸出的電壓大于第一參考電壓，以及將所述第二柵極驅(qū)動(dòng)器輸出的電壓箔位到第一箱位電壓；以及[0110]在第二操作模式下，利用所述第一柵極驅(qū)動(dòng)器輸出關(guān)斷所述功率器件，感測(cè)所述第二柵極驅(qū)動(dòng)器輸出的電壓以確定是否所述第二柵極驅(qū)動(dòng)器輸出的電壓小于第二參考電壓，以及將所述第二柵極驅(qū)動(dòng)器輸出的電壓箱位到第二箔位電壓。[0111](18)根據(jù)(17)所述的方法，其中，在所述第一操作模式下，所述第二柵極驅(qū)動(dòng)器相對(duì)于所述第一柵極驅(qū)動(dòng)器被延遲。[0112](19)根據(jù)(17)所述的方法，其中，在所述第二操作模式下，所述第二柵極驅(qū)動(dòng)器相對(duì)于所述第一柵極驅(qū)動(dòng)器被延遲。[0113](20)根據(jù)(17)所述的方法，還包括：在所述第一操作模式下，利用第一比較器和第二比較器感測(cè)所述第二柵極驅(qū)動(dòng)器輸出。[0114](21)根據(jù)(17)所述的方法，還包括：在所述第二操作模式下，利用第一比較器和第二比較器感測(cè)所述第二柵極驅(qū)動(dòng)器輸出。[0115](22)根據(jù)(17)所述的方法，還包括：耦接所述第一柵極驅(qū)動(dòng)器與所述功率器件之間的第一柵極電阻器和所述第二柵極驅(qū)動(dòng)器與所述功率器件之間的第二柵極電阻器中的至少一個(gè)。[0116](23)一種用于操作多輸出柵極驅(qū)動(dòng)器系統(tǒng)的方法，所述多輸出柵極驅(qū)動(dòng)器系統(tǒng)包括第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器，所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器分別包括耦接至功率器件的輸出，所述方法包括：[0117]在初始接通操作模式下僅激勵(lì)所述第一驅(qū)動(dòng)器；以及[0118]在初始關(guān)斷操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器。[0119](24)根據(jù)(23)所述的方法，還包括在第一接通操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器中的一個(gè)，以及在第二接通操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器兩者。[0120](25)根據(jù)(23)所述的方法，還包括在第一關(guān)斷操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器兩者，以及在第二關(guān)斷操作模式下激勵(lì)所述第一驅(qū)動(dòng)器和所述第二驅(qū)動(dòng)器中的一個(gè)。n邏輯本1/11頁(yè)1