(19)國家知識產(chǎn)權(quán)局(12)發(fā)明專利(10)授權(quán)公告號CN119403164B(65)同一申請的已公布的文獻(xiàn)號(43)申請公布日2025.02.07(73)專利權(quán)人合肥晶合集成電路股份有限公司地址230012安徽省合肥市新站區(qū)合肥綜合保稅區(qū)內(nèi)西淝河路88號(74)專利代理機(jī)構(gòu)華進(jìn)聯(lián)合專利商標(biāo)代理有限公司44224本發(fā)明涉及一種LDMOS器件的制備方法、中，對自對準(zhǔn)多晶硅材料層采用第一刻蝕機(jī)臺，對遮蔽材料層采用第二刻蝕機(jī)臺，針對不同的材料采用專用的刻蝕機(jī)臺，可以提高刻蝕的精準(zhǔn)度，從而避免了刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。此外形成的LDMOS器件由于覆蓋遮蔽層的金屬硅化物作為了LDMOS器件柵極的補(bǔ)充柵極，增加了導(dǎo)電溝道的長度，使得該LDMOS器件具有提供基底及圖形化光刻膠基于圖形化光刻膠，采用第一刻蝕機(jī)臺至少對自對準(zhǔn)多以自對準(zhǔn)多晶硅層為掩膜層，或以自對準(zhǔn)多晶硅層與部分圖形化光刻膠為掩膜層，采用第二刻蝕機(jī)臺，對遮蔽材料層進(jìn)行刻層對自對準(zhǔn)多晶硅層及其暴露出的襯底以及柵極結(jié)構(gòu)的部分上表面進(jìn)行2于所述襯底以及所述柵極結(jié)構(gòu)上依次形成遮蔽材料層、自對準(zhǔn)多晶硅材料層以及圖形化光刻膠；基于所述圖形化光刻膠，采用第一刻蝕機(jī)臺至少對所述自對準(zhǔn)多晶硅材料層進(jìn)行干法去除至少部分所述圖形化光刻膠；以所述自對準(zhǔn)多晶硅層為掩膜層，或以所述自對準(zhǔn)多晶硅層與剩余的所述圖形化光刻對所述自對準(zhǔn)多晶硅層及其暴露出的所述襯底以及所述柵極結(jié)構(gòu)的部分上表面進(jìn)行金屬硅化物工藝，以形成金屬硅化物層；其中，所述第二刻蝕機(jī)臺包括第一子刻蝕機(jī)臺與第二子刻蝕機(jī)臺；所述以所述自對準(zhǔn)多晶硅層為掩膜層，或以所述自對準(zhǔn)多晶硅層與剩余的所述圖形化光刻膠為掩膜層，采用采用所述第一子刻蝕機(jī)臺，對部分所述遮蔽材料層進(jìn)行干法刻蝕，以形成遮蔽中間層，所述遮蔽中間層包括第一遮蔽部以及第二遮蔽部，所述第二遮蔽部的厚度小于所述第一遮蔽部的厚度，且所述第一遮蔽部的靠近所述基底的一側(cè)在所述襯底上的正投影面積大于所述第一遮蔽部的靠近所述自對準(zhǔn)多晶硅層的一側(cè)在所述襯底上的正投影面積；采用所述第二子刻蝕機(jī)臺，對所述遮蔽中間層進(jìn)行濕法刻蝕，去除所述第二遮蔽部，以形成所述遮蔽層，所述遮蔽層具有沿第一方向交替排布的第一開口以及第二開口，所述第一開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)的部分上表面以及二者之間的所述襯底，所述第二開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)之間的所述襯底，所述第一方向平行于所述襯底。2.根據(jù)權(quán)利要求1所述的LDMOS器件的制備方法，其特征在于，所述基于所述圖形化光刻膠，采用第一刻蝕機(jī)臺至少對所述自對準(zhǔn)多晶硅材料層進(jìn)行干法刻蝕，形成自對準(zhǔn)多晶采用所述第一刻蝕機(jī)臺，對所述自對準(zhǔn)多晶硅材料層以及預(yù)設(shè)厚度的所述遮蔽材料層進(jìn)行干法刻蝕；所述以所述自對準(zhǔn)多晶硅層為掩膜層，或以所述自對準(zhǔn)多晶硅層與剩余的所述圖形化采用所述第二刻蝕機(jī)臺，對剩余所述遮蔽材料層進(jìn)行干法刻蝕。3.根據(jù)權(quán)利要求2所述的LDMOS器件的制備方法，其特征在于，所述預(yù)設(shè)厚度為所述遮蔽材料層厚度的1/4至1/2。4.根據(jù)權(quán)利要求1所述的LDMOS器件的制備方法，其特征在于，在所述第一開口內(nèi)，所述第二遮蔽部與所述第一遮蔽部之間暴露出部分所述柵極結(jié)構(gòu)的表面與側(cè)壁。遮蔽部的側(cè)壁在所述襯底上的正投影面積依次增加，所述第二方向垂直于所述襯底，且由所述襯底指向所述柵極結(jié)構(gòu)。6.根據(jù)權(quán)利要求1所述的LDMOS器件的制備方法，其特征在于，所述金屬硅化物層包括3第一導(dǎo)電部、第二導(dǎo)電部、第三導(dǎo)電部以及第四導(dǎo)電部，所述第一導(dǎo)電部位于所述第二開口的一側(cè)，所述第二導(dǎo)電部位于所述遮蔽層的一側(cè)，所述第三導(dǎo)電部位于所述柵極結(jié)構(gòu)的部分上表面的一側(cè)，所述第四導(dǎo)電部位于所述第一開口中所述襯底的一側(cè)；所述對所述自對準(zhǔn)多晶硅層及其暴露出的所述襯底以及所述柵極結(jié)構(gòu)的部分上表面進(jìn)行金屬硅化物工藝，于所述第一導(dǎo)電部、所述第二導(dǎo)電部、所述第三導(dǎo)電部以及所述第四導(dǎo)電部上均形成接觸結(jié)構(gòu)?；祝龌装ㄒr底以及柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)位于所述襯底的表面；遮蔽層，所述遮蔽層覆蓋部分所述柵極結(jié)構(gòu)與部分所述襯底，所述遮蔽層具有沿第一方向交替排布的第一開口以及第二開口，所述第一開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)的部分上表面以及二者之間的所述襯底，所述第二開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)之間的所述襯底；所述第一方向平行于所述襯底；金屬硅化物層，所述金屬硅化物層覆蓋所述遮蔽層及暴露出的所述襯底以及所述柵極結(jié)構(gòu)的部分上表面。8.根據(jù)權(quán)利要求7所述的LDMOS器件，其特征在于，所述金屬硅化物層包第二導(dǎo)電部、第三導(dǎo)電部以及第四導(dǎo)電部，所述第一導(dǎo)電部位于所述第二開口的一側(cè)，所述第二導(dǎo)電部位于所述遮蔽層的一側(cè)，所述第三導(dǎo)電部位于所述柵極結(jié)構(gòu)的部分上表面的一側(cè)，所述第四導(dǎo)電部位于所述第一開口中所述襯底的一側(cè)；所述LDMOS器件還包括：多個接觸結(jié)構(gòu)，多個所述接觸結(jié)構(gòu)分別與所述金屬硅化物層的第一導(dǎo)電部、第二導(dǎo)電部、第三導(dǎo)電部以及第四導(dǎo)電部對應(yīng)接觸。4技術(shù)領(lǐng)域背景技術(shù)器件以其高增益、高擊穿電壓和良好的熱穩(wěn)定性，被廣泛應(yīng)用。[0003]在制備LDMOS器件時，蝕刻過程中為了確保將所有需要去除的材料徹底清除干凈，會進(jìn)行過刻蝕。如果過刻蝕量不足，會造成金屬硅化物區(qū)域?qū)挾忍。蝗绻^刻量太多，則會導(dǎo)致柵極結(jié)構(gòu)的側(cè)墻和側(cè)墻氧化層損失嚴(yán)重，部分區(qū)域的硅損失嚴(yán)重。顯然過刻蝕的量太多或太少都會導(dǎo)致制備的器件出現(xiàn)不可預(yù)期的偏差，降低良率。[0004]基于此，如何實(shí)現(xiàn)刻蝕時需要刻蝕的材料刻蝕干凈且不會出現(xiàn)結(jié)構(gòu)損失成為了本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。發(fā)明內(nèi)容[0005]基于此，有必要針對過刻蝕的量太多或太少導(dǎo)致器件出現(xiàn)不可預(yù)期的偏差的問題[0008]于所述襯底以及所述柵極結(jié)構(gòu)上依次形成遮蔽材料層、自對準(zhǔn)多晶硅材料層以及圖形化光刻膠；[0009]基于所述圖形化光刻膠，采用第一刻蝕機(jī)臺至少對所述自對準(zhǔn)多晶硅材料層進(jìn)行[0010]去除至少部分所述圖形化光刻膠；[0011]以所述自對準(zhǔn)多晶硅層為掩膜層，或以所述自對準(zhǔn)多晶硅層與剩余的所述圖形化光刻膠為掩膜層，采用第二刻蝕機(jī)臺，對所述遮蔽材料層進(jìn)行刻蝕，形成遮蔽層，所述遮蔽層具有沿第一方向交替排布的第一開口以及第二開口，所述第一開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)的部分上表面以及二者之間的所述襯底，所述第二開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)之間的所述襯底；所述第一方向平行于所述襯底；[0012]對所述自對準(zhǔn)多晶硅層及其暴露出的所述襯底以及所述柵極結(jié)構(gòu)的部分上表面進(jìn)行金屬硅化物工藝，以形成金屬硅化物層。[0013]在其中一個實(shí)施例中，所述基于所述圖形化光刻膠，采用第一刻蝕機(jī)臺至少對所述自對準(zhǔn)多晶硅材料層進(jìn)行刻蝕，形成自對準(zhǔn)多晶硅層的步驟，包括：[0014]采用所述第一刻蝕機(jī)臺，對所述自對準(zhǔn)多晶硅材料層以及預(yù)設(shè)厚度的所述遮蔽材料層進(jìn)行干法刻蝕；[0015]所述以所述自對準(zhǔn)多晶硅層為掩膜層，或以所述自對準(zhǔn)多晶硅層與剩余的所述圖5[0016]采用所述第二刻蝕機(jī)臺，對剩余所述遮蔽材料層進(jìn)行干法刻蝕。[0017]在其中一個實(shí)施例中，所述預(yù)設(shè)厚度為所述遮蔽材料層厚度的1/4至1/2。[0018]在其中一個實(shí)施例中，所述基于所述圖形化光刻膠，采用第一刻蝕機(jī)臺至少對所述自對準(zhǔn)多晶硅材料層進(jìn)行刻蝕，形成自對準(zhǔn)多晶硅層的步驟，包括：[0019]采用所述第一刻蝕機(jī)臺，對所述自對準(zhǔn)多晶硅材料層進(jìn)行干法刻蝕。[0020]在其中一個實(shí)施例中，所述第二刻蝕機(jī)臺包括第一子刻蝕機(jī)臺與第二子刻蝕機(jī)臺；所述以所述自對準(zhǔn)多晶硅層為掩膜層，或以所述自對準(zhǔn)多晶硅層與剩余的所述圖形化[0021]采用所述第一子刻蝕機(jī)臺，對部分所述遮蔽材料層進(jìn)行干法刻蝕，以形成遮蔽中間層，所述遮蔽中間層包括第一遮蔽部以及第二遮蔽部，所述第二遮蔽部的厚度小于所述第一遮蔽部的厚度，且所述第一遮蔽部的靠近所述基底的一側(cè)在所述襯底上的正投影面積大于所述第一遮蔽部的靠近所述自對準(zhǔn)多晶硅層的一側(cè)在所述襯底上的正投影面積；[0022]采用所述第二子刻蝕機(jī)臺，對所述遮蔽中間層進(jìn)行濕法刻蝕，去除所述第二遮蔽[0023]在其中一個實(shí)施例中，在所述第一開口內(nèi)，所述第二遮蔽部與所述第一遮蔽部之間暴露出部分所述柵極結(jié)構(gòu)的表面與側(cè)壁。[0024]在其中一個實(shí)施例中，在第二方向上，所述第二遮蔽部的側(cè)壁在所述襯底上的正投影面積依次增加，所述第二方向垂直于所述襯底，且由所述襯底指向所述柵極結(jié)構(gòu)。[0025]在其中一個實(shí)施例中，所述第二遮蔽部的厚度為30埃-50埃。[0026]在其中一個實(shí)施例中，所述金屬硅化物層包括第一導(dǎo)電部、第二導(dǎo)電部、第三導(dǎo)電部以及第四導(dǎo)電部，所述第一導(dǎo)電部位于所述第二開口的一側(cè)，所述第二導(dǎo)電部位于所述遮蔽層的一側(cè)，所述第三導(dǎo)電部位于所述柵極結(jié)構(gòu)的部分上表面的一側(cè)，所述第四導(dǎo)電部位于所述第一開口中所述襯底的一側(cè)；所述對所述自對準(zhǔn)多晶硅層及其暴露出的所述襯底以及所述柵極結(jié)構(gòu)的部分上表面進(jìn)行金屬硅化物工藝，以形成金屬硅化物層之后，還包括：[0027]于所述第一導(dǎo)電部、所述第二導(dǎo)電部、所述第三導(dǎo)電部以及所述第四導(dǎo)電部上均形成接觸結(jié)構(gòu)。[0029]基底，所述基底包括襯底以及柵極結(jié)構(gòu)，所述柵[0030]遮蔽層，所述遮蔽層覆蓋部分所述柵極結(jié)構(gòu)與部分所述襯底，所述遮蔽層具有沿第一方向交替排布的第一開口以及第二開口，所述第一開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)的部分上表面以及二者之間的所述襯底，所述第二開口暴露沿所述第一方向相鄰的所述柵極結(jié)構(gòu)之間的所述襯底，所述第一方向平行于所述襯底；[0031]金屬硅化物層，所述金屬硅化物層覆蓋所述遮蔽層及暴露出的所述襯底以及所述柵極結(jié)構(gòu)的部分上表面。[0032]在其中一個實(shí)施例中，所述金屬硅化物層包括第一導(dǎo)電部、第二導(dǎo)電部、第三導(dǎo)電部以及第四導(dǎo)電部，所述第一導(dǎo)電部位于所述第二開口的一側(cè)，所述第二導(dǎo)電部位于所述遮蔽層的一側(cè)，所述第三導(dǎo)電部位于所述柵極結(jié)構(gòu)的部分上表面的一側(cè)，所述第四導(dǎo)電部位于所述第一開口中所述襯底的一側(cè)；所述LDMOS6觸結(jié)構(gòu)分別與所述金屬硅化物層的第一導(dǎo)電部、第二導(dǎo)電部、第三導(dǎo)電部以及第四導(dǎo)電部對應(yīng)接觸。[0033]與現(xiàn)有技術(shù)相比，上述技術(shù)方案有以下意想不到的技術(shù)效果：[0034]在該LDMOS器件的制備方法中，對自對準(zhǔn)多晶硅材料層采用第一刻蝕機(jī)臺，由于第一刻蝕機(jī)臺對自對準(zhǔn)多晶硅材料層具有針對性，刻蝕時的刻蝕速率較高。對遮蔽材料層采用第二刻蝕機(jī)臺，第二刻蝕機(jī)臺對遮蔽材料層具有針對性，當(dāng)采用自對準(zhǔn)多晶硅層作為掩膜層時，第二刻蝕機(jī)臺刻蝕遮蔽材料層對自對準(zhǔn)多晶硅層的影響較小。針對不同的材料采用專用的刻蝕機(jī)臺，可以提高刻蝕的精準(zhǔn)度，從而避免了刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。[0035]在該LDMOS器件中，由于覆蓋遮蔽層的金屬硅化物作為了LDMOS器件柵極的補(bǔ)充柵極，增加了導(dǎo)電溝道的長度，使得該LDMOS器件具有了更好的耐高壓性能。附圖說明[0036]為了更清楚地說明本申請實(shí)施例或傳統(tǒng)技術(shù)中的技術(shù)方案，下面將對實(shí)施例或傳統(tǒng)技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。[0037]圖1為現(xiàn)有的一種LDMOS器件結(jié)構(gòu)刻蝕不足的結(jié)構(gòu)示意圖；[0038]圖2為現(xiàn)有的一種LDMOS器件結(jié)構(gòu)刻蝕過量的結(jié)構(gòu)示意圖；[0039]圖3為本申請實(shí)施例提供的一種LDMOS器件的制備流程示意圖；[0040]圖4為本申請實(shí)施例提供的一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0041]圖5為本申請實(shí)施例提供的另一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0042]圖6為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0043]圖7為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0044]圖8為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0045]圖9為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0046]圖10為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0047]圖11為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0048]圖12為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0049]圖13為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；[0050]圖14為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖。[0051]附圖標(biāo)記說明：01-襯底；02-柵極結(jié)構(gòu)；02a多晶硅柵極；02b柵氧化層；02d氧化硅層；02e-氮化硅層；03-遮蔽材料層；04-自對準(zhǔn)多晶硅材料層；05-圖形化光刻膠；06-自對準(zhǔn)多晶硅層；07-遮蔽層；08-遮蔽中間層；08a-第一遮蔽部；08b第二遮蔽部；09-金屬硅化物層；09a-第一導(dǎo)電部；09b-第二導(dǎo)電部；09c-第三導(dǎo)電部；09d-第四導(dǎo)電部；10-接觸結(jié)構(gòu)。具體實(shí)施方式[0052]為了便于理解本申請，下面將參照相關(guān)附圖對本申請進(jìn)行更全面的描述。附圖中給出了本申請的實(shí)施例。但是，本申請可以以許多不同的形式來實(shí)現(xiàn)，并不限于本文所描述7的實(shí)施例。相反地，提供這些實(shí)施例的目的是使本申請的公開內(nèi)容更加透徹全面。[0053]除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語與屬于本申請的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本申請的說明書中所使用的術(shù)語只是為了描述具體的實(shí)施例的目的，不是旨在于限制本申請。[0056]基于背景技術(shù)中的內(nèi)容而言，一種LDMOS器件中設(shè)置有自對準(zhǔn)多晶硅層(SA-poly)以及自對準(zhǔn)硅化物遮蔽層(Self-AlignedSilicide,簡稱SAB)。由于自對準(zhǔn)硅化物遮蔽層的設(shè)置遮擋了不需要形成硅化物的特定區(qū)域，使得最終形成的LDMOS器件的寄生電阻較低，進(jìn)一步提升了LDMOS器件的性能。在形成自對準(zhǔn)多晶硅層與自對準(zhǔn)硅化物遮蔽層時，需要采用刻蝕工藝，為了將不需要的材料結(jié)構(gòu)徹底去除干凈，會進(jìn)行過刻蝕。[0057]參考圖1,圖1為現(xiàn)有的一種LDMOS器件結(jié)構(gòu)刻蝕不足的結(jié)構(gòu)示意圖；如果過刻蝕量不足，會造成自對準(zhǔn)硅化物遮蔽層出現(xiàn)由于刻蝕不充分等原因?qū)е碌牡撞繗堄嗟默F(xiàn)象，從而引起部分金屬硅化物區(qū)域無法全部打開，造成金屬硅化物區(qū)域?qū)挾忍。绕涫切枰O(shè)置接觸結(jié)構(gòu)的金屬硅化物處，圖1中虛線圈出的部分為刻蝕不充分區(qū)域。參考圖2,圖2為現(xiàn)有的一種LDMOS器件結(jié)構(gòu)刻蝕過量的結(jié)構(gòu)示意圖；如果較小的地方間隔剛好滿足要求，沒有留下足夠的工藝窗口，使得任何輕微的工藝偏差都可能導(dǎo)致短路或者漏電，間距較大的地方在刻蝕時硅材料損失嚴(yán)重，導(dǎo)致結(jié)構(gòu)受損或者功能失效，并且柵極結(jié)構(gòu)的側(cè)墻和氧化層也會損失，圖2中虛線圈出的部分為刻蝕過量的區(qū)域。進(jìn)一步導(dǎo)致制備的器件出現(xiàn)不可預(yù)期的偏差，降低良率。(Poly)刻蝕機(jī)臺，也就是Poly刻蝕機(jī)臺刻蝕完自對準(zhǔn)多晶硅層后，繼續(xù)刻蝕大于1000埃的自對準(zhǔn)硅化物遮蔽層，該方法為目前的刻蝕方案。多晶硅刻蝕機(jī)臺刻蝕自對準(zhǔn)硅化物遮蔽層時其均勻性難以控制，尤其是大晶圓，非常容易出現(xiàn)晶圓中心或者邊緣的自對準(zhǔn)硅化物[0059]基于此，本申請?zhí)峁┝艘环NLDMOS器件的制備方法，該制備方法首先提供了一個基底，該基底包括襯底和柵極結(jié)構(gòu)，其中柵極結(jié)構(gòu)設(shè)置于襯底的表面，在該基底設(shè)置有柵極結(jié)構(gòu)的一側(cè)依次形成了遮蔽材料層、自對準(zhǔn)多晶硅材料層以及圖形化光刻膠，基于圖形化光刻膠并采用第一刻蝕機(jī)臺，至少對自對準(zhǔn)多晶硅材料層進(jìn)行了刻蝕，形成了自對準(zhǔn)多晶硅層，將該自對準(zhǔn)多晶硅層作為掩膜層，或者將自對準(zhǔn)多晶硅層與剩余的圖形化光刻膠作為掩膜層，采用第二刻蝕機(jī)臺對遮蔽材料層進(jìn)行了刻蝕，形成了遮蔽層，該遮蔽層具第一開口和第二開口，第一開口暴露出了沿第一方向相鄰的柵極結(jié)構(gòu)的部分上表面以及二者之間的襯底，第二開口暴露出了沿第一方向相鄰的柵極結(jié)構(gòu)之間的襯底，隨后對自對準(zhǔn)多晶硅層其暴露出的襯底以及柵極結(jié)構(gòu)的部分上表面進(jìn)行金屬硅化物工藝，形成金屬硅化物層。8[0060]在該LDMOS器件的制備方法中，對自對準(zhǔn)多晶硅材料層一刻蝕機(jī)臺對自對準(zhǔn)多晶硅材料層具有針對性，刻蝕時的刻蝕速率較高。對遮蔽材料層采用第二刻蝕機(jī)臺，第二刻蝕機(jī)臺對遮蔽材料層具有針對性，當(dāng)采用自對準(zhǔn)多晶硅層作為掩膜層時，第二刻蝕機(jī)臺刻蝕遮蔽材料層對自對準(zhǔn)多晶硅層的影響較小。針對不同的材料采用專用的刻蝕機(jī)臺，可以提高刻蝕的精準(zhǔn)度，從而避免了刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。[0061]為了讓本申請的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對本申請作進(jìn)一步的詳細(xì)說明。[0062]請參考圖3,圖3為本申請實(shí)施例提供的一種LDMOS器件的制備流程示意圖；參考圖4,圖4為本申請實(shí)施例提供的一種LDMOS器件的部分結(jié)構(gòu)示意圖；參考圖5,圖5為本申請實(shí)施例提供的另一種LDMOS器件的部分結(jié)構(gòu)示意圖；LDMOS器件的制備方法包括：[0063]S101:提供基底。[0064]其中，基底包括襯底01、柵如圖4所示，基底包括襯底01,該襯底01可以為硅襯底，柵極結(jié)構(gòu)02包括多晶硅柵極02a以及位于多晶硅柵極02a和襯底01之間的柵氧化層02b,在多晶硅柵極02a的兩側(cè)還設(shè)置有側(cè)墻，該側(cè)墻包括氧化硅層02d和氮化硅層02e。該基底為后續(xù)制備LDMOS器件提供了基礎(chǔ)。[0065]S102:于襯底01以及柵極結(jié)構(gòu)02上依次形成遮蔽材料層03、自對準(zhǔn)多晶硅材料層04以及圖形化光刻膠05。[0066]在該步驟中，如圖5所示，在襯底01和柵極結(jié)構(gòu)02的一側(cè)依次形成遮蔽材料層03,自對準(zhǔn)多晶硅材料層04以及圖形化光刻膠05。首先是沉積遮蔽材料層03,遮蔽材料層03的材料可以為二氧化硅材料，其沉積的厚度可以大于1000埃。然后繼續(xù)在多晶硅爐管生長自對準(zhǔn)多晶硅材料層04,自對準(zhǔn)多晶硅材料層04的材料可以為多晶硅材料，總厚度可以為330埃-400埃。在自對準(zhǔn)多晶硅材料層04上面形成圖形化光刻膠05,該圖形化光刻膠05以LDMOS器件需要的暴露的區(qū)域?yàn)闇?zhǔn)設(shè)置開口，該圖形化光刻膠05的開口的正投影與LDMOS器件的源極區(qū)、漏極區(qū)以及部分柵極結(jié)構(gòu)02的正投影交疊。[0067]需要說明的是，在本實(shí)施例中，自對準(zhǔn)多晶硅材料層04可以包括兩層，靠近遮蔽材料層03的自對準(zhǔn)多晶硅子材料層，以及位于自對準(zhǔn)多晶硅子材料層遠(yuǎn)離遮蔽材料層03的自對準(zhǔn)多晶硅緩沖材料層。其中，自對準(zhǔn)多晶硅子材料層的厚度可以為300埃-350埃，自對準(zhǔn)多晶硅緩沖材料層的厚度可以為30埃-50埃，相對于現(xiàn)有的增加30埃-50埃的自對準(zhǔn)多晶硅緩沖材料層，可以在后續(xù)以自對準(zhǔn)多晶硅材料層04為掩膜時，保證自對準(zhǔn)多晶硅材料層04的厚度在需要的范圍內(nèi)。[0068]S103:基于圖形化光刻膠05,采用第一刻蝕機(jī)臺至少對自對準(zhǔn)多晶硅材料層04進(jìn)[0069]在該步驟中，第一刻蝕機(jī)臺可以為多晶硅刻蝕機(jī)臺，多晶硅刻蝕機(jī)臺對自對準(zhǔn)多晶硅材料層04的刻蝕更為精準(zhǔn)。參考圖6,圖6為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；需要說明的是，至少對自對準(zhǔn)多晶硅材料層04進(jìn)行刻蝕，意味著第一刻蝕機(jī)臺還可以基于圖形化光刻膠05對位于自對準(zhǔn)多晶硅材料層04下面的遮蔽材料層03進(jìn)行刻蝕，不同的刻蝕方式具有不同的效果，為了更好的說明刻蝕過程，在此不再進(jìn)行贅述，在后續(xù)進(jìn)行整體步驟的說明。9[0070]S104:去除至少部分圖形化光刻膠05。[0071]在該步驟中，對于去除至少部分圖形化光刻膠05的方式并不做具體的限定，需要說明的是，在該步驟中去除至少部分圖形化光刻膠05后會對整體結(jié)構(gòu)進(jìn)行清洗，在清洗的過程中，可以清洗掉經(jīng)過第一刻蝕機(jī)臺刻蝕后的聚合物，以保證此時結(jié)構(gòu)上不存在多余的聚合物影響后續(xù)制程。[0072]需要說明的是，參考圖7,圖7為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；參考圖8,圖8為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；去除至少部分圖形化光刻膠05包括全部去除圖形化光刻膠05(如圖7所示)以及去除部分圖形化光刻膠05(如圖8所示)兩種方式，不同的去除方式在不同的步驟中起到不同的作用，同樣的為了更好的說明刻蝕過程，在此不再進(jìn)行贅述，在后續(xù)進(jìn)行整體步驟的說明。[0073]S105:以自對準(zhǔn)多晶硅層06為掩膜層，或以自對準(zhǔn)多晶硅層06與剩余的圖形化光[0074]其中，參考圖9,圖9為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；遮蔽層具有沿第一方向M交替排布的第一開口A以及第二開口B,第一開口A暴露沿第一方向M相鄰的柵極結(jié)構(gòu)02的部分上表面以及二者之間的襯底01,第二開口B暴露沿第一方向M相鄰的柵極結(jié)構(gòu)02之間的襯底01。第一方向M為平行于襯底01的方向，第一方向M平行于襯底[0075]在該步驟中，第二刻蝕機(jī)臺為刻蝕遮蔽材料層03的專用機(jī)臺，由于該刻蝕機(jī)臺刻蝕遮蔽材料層03時更為精準(zhǔn)，所以可以提高刻蝕的精準(zhǔn)度，從而避免了刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。此外，當(dāng)采用自對準(zhǔn)多晶硅層06作為掩膜層時，第二刻蝕機(jī)臺刻蝕遮蔽材料層03對自對準(zhǔn)多晶硅層06的影響較[0076]需要說明的是，采用第二刻蝕機(jī)臺刻蝕遮蔽材料層03時，也可以用不同的方式進(jìn)行刻蝕。基于此，針對步驟S103采用第一刻蝕機(jī)臺至少對自對準(zhǔn)多晶硅材料層04、步驟S104去除至少部分圖形化光刻膠05以及步驟S105采用第二刻蝕機(jī)臺刻蝕遮蔽材料層03的不同的刻蝕方式進(jìn)行整體步驟說明。[0077]可選的，如圖6所示，在本申請的另一實(shí)施例中，基于圖形化光刻膠05,采用第一刻蝕機(jī)臺至少對自對準(zhǔn)多晶硅材料層04進(jìn)行刻蝕，形成自對準(zhǔn)多晶硅層06的步驟，包括：[0078]采用第一刻蝕機(jī)臺，對自對準(zhǔn)多晶硅材料層04以及預(yù)設(shè)厚度的遮蔽材料層03進(jìn)行干法刻蝕。[0079]具體的，第一刻蝕機(jī)臺可以為多晶硅刻蝕機(jī)臺，采用干法刻蝕的方式進(jìn)行刻蝕，在件的源極區(qū)、漏極區(qū)以及部分柵極結(jié)構(gòu)02的正投影交疊，所以在這些位置處的自對準(zhǔn)多晶硅材料層04被刻蝕掉，余下的即為自對準(zhǔn)多晶硅層06。此次刻蝕時，為了減輕下一步專門刻蝕遮蔽材料層03時刻蝕不均的現(xiàn)象，促使蝕刻的一致性更好，避免掉自對準(zhǔn)多晶硅層06存在沒有刻蝕干凈而藕斷絲連從而造成電路短路等問題，還采用第一刻蝕機(jī)臺刻蝕了預(yù)設(shè)厚度的遮蔽材料層03,保證了后續(xù)制程的基礎(chǔ)。[0080]可選的，在本申請的另一實(shí)施例中，預(yù)設(shè)厚度為遮蔽材料層03厚度的1/4至1/2。[0081]具體的，預(yù)設(shè)厚度的范圍可以為遮蔽材料層03厚度的1/4至1/2,包括端點(diǎn)值，例如預(yù)設(shè)厚度可以為1/3的遮蔽材料層03厚度或1/4的遮蔽材料層03厚度或1/2的遮蔽材料層03厚度等，對此并不做具體的限定，可以根據(jù)需[0082]隨后去除至少部分圖形化光刻膠05,去除圖形化光刻膠05采用的去除方式相同，留一部分圖形化光刻膠05。[0083]如果將其全部去除，在第二刻蝕機(jī)臺進(jìn)行刻蝕時，就僅以自對準(zhǔn)多晶硅層06為掩膜層。如果留下一部分，在第二刻蝕機(jī)臺進(jìn)行刻蝕時，就以自對準(zhǔn)多晶硅層06和剩余的圖形化光刻膠05共同作為掩膜層。[0084]需要說明的是，全部去除時，由于自對準(zhǔn)多晶硅層06在步驟S102中預(yù)先生長了30埃-50埃的自對準(zhǔn)多晶硅緩沖材料層，所以作為掩膜就算消耗掉部分厚度，也會使得自對準(zhǔn)多晶硅層06的厚度處于預(yù)設(shè)范圍內(nèi)。而留一部分圖形化光刻膠05可以在后續(xù)刻蝕時，先消耗圖形化光刻膠05,減小對自對準(zhǔn)多晶硅層06的消耗，從而使自對準(zhǔn)多晶硅層06的厚度處于預(yù)設(shè)范圍內(nèi)。[0085]之后，如圖9所示，以自對準(zhǔn)多晶硅層06為掩膜層，或以自對準(zhǔn)多晶硅層06與剩余的圖形化光刻膠05為掩膜層，采用第二刻蝕機(jī)臺，對遮蔽材料層03進(jìn)行刻蝕，形成遮蔽層07[0086]采用第二刻蝕機(jī)臺，對剩余遮蔽材料層03進(jìn)行干法刻蝕。[0087]刻蝕遮蔽材料層03時，暴露出第一開口A中的柵極結(jié)構(gòu)02的部分上表面以及二者之間的襯底01,還有第二開口B中的襯底01,為后續(xù)制程提供基礎(chǔ)。[0088]其中，第二刻蝕機(jī)臺可以為遮蔽材料層03的專用刻蝕機(jī)臺，當(dāng)遮蔽材料層03的材料為二氧化硅時，第二刻蝕機(jī)臺為刻蝕二氧化硅的專用刻蝕機(jī)臺，此時由于第一刻蝕機(jī)臺刻蝕掉了預(yù)設(shè)厚度的遮蔽材料層03,所以是對剩余的遮蔽材料層03進(jìn)行刻蝕。[0089]為了確?？涛g得到的結(jié)構(gòu)沒有多余的結(jié)構(gòu)材料殘留或者結(jié)構(gòu)損失等問題，需要調(diào)整第二刻蝕機(jī)臺刻蝕遮蔽材料層03與自對準(zhǔn)多晶硅層06以及柵極結(jié)構(gòu)02的選擇比，這樣就可以保證刻蝕后的結(jié)構(gòu)輪廓與目標(biāo)相同，例如提高刻蝕比來保證刻蝕遮蔽材料層03的刻蝕量更大。[0090]需要說明的是，如果刻蝕后還有遮蔽材料層03殘留，還可以進(jìn)一步采用SiCoNi技術(shù)去除殘留遮蔽材料層03,SiCoNi技術(shù)是以化學(xué)反應(yīng)的方式帶走表面氧化物的，此時為了保證柵極結(jié)構(gòu)02中側(cè)墻的氧化硅層02d不被去除，可以讓其與柵極結(jié)構(gòu)02的側(cè)墻形成一定的夾角，使其等離子體不會打擊到氧化硅層02d,通過該方式可以進(jìn)一步的將殘留的遮蔽材料層03去除的干凈徹底。[0091]隨后再進(jìn)行一步濕法清洗步驟，可以將刻蝕后剩余的聚合物或微?；驓埩舻膱D形化光刻膠05去除干凈，保證后續(xù)制程之前無殘留。[0092]在上述實(shí)施例中，刻蝕分為了兩個步驟，首先是采用第一刻蝕機(jī)臺刻蝕形成了自對準(zhǔn)多晶硅層06,其次是采用第二刻蝕機(jī)臺刻蝕形成了遮蔽層07,兩個不同材料結(jié)構(gòu)的層，采用與其相匹配的專用的刻蝕機(jī)臺，可以提高刻蝕的精準(zhǔn)度，從而避免了刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。[0093]相對于現(xiàn)有技術(shù)中采用一個刻蝕機(jī)臺，直接刻蝕形成自對準(zhǔn)多晶硅層于遮蔽層，本申請采用兩個不同的刻蝕機(jī)臺分兩步刻蝕，由于刻蝕時的針對性更高，顯然不易出現(xiàn)刻11蝕不足或刻蝕過量的問題。[0094]可選的，參考圖10,圖10為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；基于圖形化光刻膠05,采用第一刻蝕機(jī)臺至少對自對準(zhǔn)多晶硅材料層04進(jìn)行刻蝕，形成[0095]采用第一刻蝕機(jī)臺，對自對準(zhǔn)多晶硅材料層04進(jìn)行干法刻蝕。[0096]具體的，第一刻蝕機(jī)臺可以為多晶硅刻蝕機(jī)臺，采用干法刻蝕的方式進(jìn)行刻蝕，在的源極區(qū)、漏極區(qū)以及部分柵極結(jié)構(gòu)02的正投影交疊，所以在這些位置處的自對準(zhǔn)多晶硅材料層04被刻蝕掉，余下的即為自對準(zhǔn)多晶硅層06。由于第一刻蝕機(jī)臺對自對準(zhǔn)多晶硅材料層04具有針對性，刻蝕時的刻蝕速率較高。[0097]隨后去除至少部分圖形化光刻膠05,去除圖形化光刻膠05采用的去除方式相同，在一種實(shí)施例中，將圖形化光刻膠05全部去除，在另一種實(shí)施例中，留一部分圖形化光刻膠[0098]參考圖11,圖11為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；第二刻蝕機(jī)臺包括第一子刻蝕機(jī)臺與第二子刻蝕機(jī)臺，以自對準(zhǔn)多晶硅層06為掩膜層，或以自對準(zhǔn)多晶硅層06與剩余的圖形化光刻膠05為掩膜層，采用第二刻蝕機(jī)臺，對遮蔽材料層03[0099]采用第一子刻蝕機(jī)臺，對部分遮蔽材料層03進(jìn)行干法刻蝕，以形成遮蔽中間層08,遮蔽中間層08包括第一遮蔽部08a以及第二遮蔽部08b,第二遮蔽部08b的厚度h小于第一遮蔽部08a的厚度H,且第一遮蔽部08a的靠近基底的一側(cè)在襯底01上的正投影面積L大于第一遮蔽部08a的靠近自對準(zhǔn)多晶硅層06的一側(cè)在襯底01上的正投影面積R。[0100]具體的，刻蝕遮蔽材料層03時，暴露出第一開口A中的柵極結(jié)構(gòu)02的部分上表面以及二者之間的襯底01,還有第二開口B中的襯底01,為后續(xù)制程提供基礎(chǔ)。[0101]在該實(shí)施例中，將遮蔽材料層03的刻蝕分為干法刻蝕和濕法刻蝕兩步，首先采用第一子刻蝕機(jī)臺進(jìn)行干法刻蝕，其中第一子刻蝕機(jī)臺可以為遮蔽材料層03的專用刻蝕機(jī)臺，當(dāng)遮蔽材料層03的材料為二氧化硅時，第一子刻蝕機(jī)臺為刻蝕二氧化硅的專用刻蝕機(jī)[0102]需要說明的是，為了在后續(xù)濕法刻蝕時，不會出現(xiàn)遮蔽材料層03刻蝕過量，從而導(dǎo)致自對準(zhǔn)多晶硅層06的兩側(cè)產(chǎn)生尖端結(jié)構(gòu)，該干法刻蝕并未將遮蔽材料層03刻蝕完全，而是形成了遮蔽中間層08,為了形成遮蔽中間層08,需要調(diào)整第一子刻蝕機(jī)臺刻蝕遮蔽材料層03與自對準(zhǔn)多晶硅層06以及柵極結(jié)構(gòu)02的選擇比，調(diào)整實(shí)施方式可以包括調(diào)整蝕刻氣體配比和流速，以及蝕刻氣體進(jìn)入的方向角度等。[0103]遮蔽中間層08包括第一遮蔽部08a以及第二遮蔽部08b,需要說明的是，在濕法刻蝕時，為了在自對準(zhǔn)多晶硅層06下面形成目標(biāo)形狀的遮蔽層07,在采用第一子刻蝕機(jī)臺刻蝕的時候，將第一遮蔽部08a的靠近基底的一側(cè)在襯底01上的正投影面積L大于第一遮蔽部08a的靠近自對準(zhǔn)多晶硅層06的一側(cè)在襯底01上的正投影面積R,這樣采用濕法刻蝕時就不會形成自對準(zhǔn)多晶硅層06的尖端，確保不會對最終的器件造成影響。還需要說明的是，由于刻蝕時第一遮蔽部08a位于自對準(zhǔn)多晶硅層06的下面，所以其厚度H并沒有損失，因此第二遮蔽部08b的厚度h小于第一遮蔽部08a的厚度H。[0104]可選的，在本申請的另一實(shí)施例中，第二遮蔽部08b的厚度h為30埃-50埃。[0105]需要說明的是，第二遮蔽部08b的厚度h范圍可以為30埃-50埃，包括端點(diǎn)值，例如第二遮蔽部08b的厚度h為30?；?2?；?7等，并不做具體的限定。[0106]可選的，在本申請的另一實(shí)施例中，在第一開口A內(nèi)，第二遮蔽部08b與第一08a之間暴露出部分柵極結(jié)構(gòu)02的表面與側(cè)壁。[0107]具體的，第二遮蔽部08b與第一遮蔽部08a可以不是連續(xù)的，也就是說，在第一子刻蝕機(jī)臺刻蝕時，可以直接將部分柵極結(jié)構(gòu)02的表面與側(cè)壁暴露出來，從而增加濕法刻蝕時的刻蝕效率。[0108]可選的，在本申請的另一實(shí)施例中，在第二方向N上，在垂直于襯底01,第二遮蔽部08b的側(cè)壁在襯底01上的正投影面積依次增加，第二方向N垂直于襯底01,且由襯底01指向柵極結(jié)構(gòu)02。[0109]需要說明的是，第二遮蔽部08b形成了一個凹梯形的結(jié)構(gòu)，這樣設(shè)置可以在濕法刻蝕后柵極結(jié)構(gòu)02側(cè)墻的位置沒有遮蔽層07的殘留。[0110]參考圖12,圖12為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖，采用第二子刻蝕機(jī)臺，對遮蔽中間層08進(jìn)行濕法刻蝕，去除第二遮蔽部08b,以形成遮蔽層07。[0111]具體的，此時第二子刻蝕機(jī)臺為濕法刻蝕機(jī)臺，對遮蔽中間層08進(jìn)行濕法刻蝕，此時基于第一子刻蝕機(jī)臺刻蝕得到的第一遮蔽部08a以及第二遮蔽部08b的結(jié)構(gòu)，濕法刻蝕并不會損傷柵極結(jié)構(gòu)02的側(cè)墻并且也不會出現(xiàn)過刻導(dǎo)致的自對準(zhǔn)多晶硅層06的尖端部，同時可以避免刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。[0112]需要說明的是，如果刻蝕后還有遮蔽材料層03殘留，還可以采用SiCoNi技術(shù)去除殘留氧化物，SiCoNi技術(shù)是以化學(xué)反應(yīng)的方式帶走表面氧化物的，此時為了保證柵極結(jié)構(gòu)02中側(cè)墻的氧化硅層02d不被去除，可以使其與柵極結(jié)構(gòu)02的側(cè)墻形成一定的夾角，使其等離子體不會打擊到氧化硅層02d,通過該方式可以進(jìn)一步的將殘留的遮蔽材料層03去除的干凈徹底。[0113]隨后再進(jìn)行一步濕法清洗步驟，可以將刻蝕后剩余的聚合物或微?；驓埩舻膱D形化光刻膠05去除干凈，保證后續(xù)制程之前無殘留。[0114]在上述實(shí)施例中，刻蝕分為了三個步驟，首先是采用第一刻蝕機(jī)臺刻蝕形成了自對準(zhǔn)多晶硅層06,其次是采用第一子刻蝕機(jī)臺與第二子刻蝕機(jī)臺刻蝕形成了遮蔽層07,兩個不同材料的層，采用與其相匹配的專用刻蝕機(jī)臺，可以提高刻蝕的精準(zhǔn)度，從而避免了刻蝕時需要刻蝕的材料刻蝕不干凈或者由于過刻導(dǎo)致的材料損失，提高了產(chǎn)品的良率。[0115]相對于現(xiàn)有技術(shù)中采用一個刻蝕機(jī)臺，直接刻蝕形成自對準(zhǔn)多晶硅層于遮蔽層，本申請采用三個不同的刻蝕機(jī)臺分三步刻蝕，由于刻蝕時的針對性更高，顯然更不易出現(xiàn)刻蝕不足或刻蝕過量的問題。[0116]需要說明的是，除了該實(shí)施例中采用三步刻蝕的方式，在刻蝕遮蔽材料層03時，還可以采用更多步驟的干法刻蝕和濕法刻蝕結(jié)合的方式，例如，先干法刻蝕，再濕法刻蝕，再干法刻蝕的方式，也就是說，整個刻蝕的過程采用四步刻蝕的方式。對刻蝕的次數(shù)和方式并不做具體的限定，這樣可以得到更符合需求的輪廓和結(jié)構(gòu)。[0117]如圖12所示，在刻蝕形成自對準(zhǔn)多晶硅層06和遮蔽層07之后，會暴露至少部分柵極結(jié)構(gòu)02以及柵極結(jié)構(gòu)02和遮蔽層07以外的襯底01。然后執(zhí)行步驟S106。參考圖13,圖13為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意[0118]S106:對自對準(zhǔn)多晶硅層06及其暴露出的襯底01以及柵極結(jié)構(gòu)02的部分上表面進(jìn)行金屬硅化物工藝，以形成金屬硅化物層09。[0119]具體的，形成金屬硅化物層09需要對硅化物進(jìn)行金屬硅化物工藝，對刻蝕完成的結(jié)構(gòu)暴露出的硅化物層，即自對準(zhǔn)多晶硅層06、襯底01、柵極結(jié)構(gòu)02的部分上表面進(jìn)行金屬化，就可以形成金屬硅化物層09.需要說明的是，在本申請中，以對自對準(zhǔn)多晶硅層06金屬化形成的金屬硅化物與對柵極結(jié)構(gòu)02的部分上表面金屬化形成的金屬硅化物層09共同作為器件的柵極，其中自對準(zhǔn)多晶硅層06形成的金屬硅化物作為補(bǔ)充柵極，可以增加有源區(qū)的LDMOS器件既具有低寄生電阻，又可以耐高壓，其應(yīng)用更為廣泛。[0120]具體的，參考圖14,圖14為本申請實(shí)施例提供的又一種LDMOS器件的部分結(jié)構(gòu)示意圖；在本申請的另一實(shí)施例中，金屬硅化物層09包括第一導(dǎo)電部09a、第二導(dǎo)電部09b、第三導(dǎo)電部09c以及第四導(dǎo)電部09d,第一導(dǎo)電部09a位于第二開口的一側(cè)，第二導(dǎo)電部09b位于遮蔽層07的一側(cè)，第三導(dǎo)電部09c位于柵極結(jié)構(gòu)02的部分上表面的一側(cè)，第四導(dǎo)電部09d位于第一開口中襯底的一側(cè)；對自對準(zhǔn)多晶硅層06及其暴露出的襯底01以及柵極結(jié)構(gòu)02的部分上表面進(jìn)行金屬硅化物工藝，以形成金屬硅化物層09之后的步驟，還包括：[0121]于第一導(dǎo)電部09a、第二導(dǎo)電部