2025年國(guó)家開(kāi)放大學(xué)《計(jì)算機(jī)原理與應(yīng)用》期末考試復(fù)習(xí)題庫(kù)及答案解析所屬院校：________姓名：________考場(chǎng)號(hào)：________考生號(hào)：________一、選擇題1.計(jì)算機(jī)中，CPU主要依靠哪種部件來(lái)進(jìn)行數(shù)據(jù)運(yùn)算和處理（）A.內(nèi)存B.硬盤C.運(yùn)算器D.控制器答案：C解析：CPU是計(jì)算機(jī)的核心部件，其中運(yùn)算器是專門負(fù)責(zé)執(zhí)行算術(shù)和邏輯運(yùn)算的部分，是CPU進(jìn)行數(shù)據(jù)運(yùn)算和處理的關(guān)鍵組件。內(nèi)存主要用于存儲(chǔ)數(shù)據(jù)，硬盤用于長(zhǎng)期存儲(chǔ)，控制器負(fù)責(zé)指揮和協(xié)調(diào)計(jì)算機(jī)各部分工作。2.下列哪種設(shè)備屬于輸入設(shè)備（）A.顯示器B.打印機(jī)C.鼠標(biāo)D.掃描儀答案：C解析：輸入設(shè)備是將外部信息輸入計(jì)算機(jī)的設(shè)備，鼠標(biāo)和掃描儀都屬于輸入設(shè)備。顯示器和打印機(jī)屬于輸出設(shè)備，它們用于顯示或打印計(jì)算機(jī)處理后的結(jié)果。3.計(jì)算機(jī)內(nèi)部使用的總線按功能可分為哪幾種（）A.數(shù)據(jù)總線、地址總線、控制總線B.內(nèi)部總線、外部總線C.信號(hào)總線、電源總線D.控制總線、數(shù)據(jù)總線答案：A解析：計(jì)算機(jī)總線是連接計(jì)算機(jī)各部件的通道，按功能可分為數(shù)據(jù)總線（傳輸數(shù)據(jù)）、地址總線（傳輸?shù)刂罚┖涂刂瓶偩€（傳輸控制信號(hào)）三種。4.下列哪種存儲(chǔ)器屬于非易失性存儲(chǔ)器（）A.RAMB.ROMC.CacheD.SRAM答案：B解析：非易失性存儲(chǔ)器是指在斷電后仍能保存數(shù)據(jù)，ROM（只讀存儲(chǔ)器）屬于此類。RAM（隨機(jī)存取存儲(chǔ)器）、Cache和SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）都屬于易失性存儲(chǔ)器，斷電后數(shù)據(jù)會(huì)丟失。5.計(jì)算機(jī)中，Cache的作用是（）A.提高硬盤讀寫速度B.增加內(nèi)存容量C.加快CPU訪問(wèn)數(shù)據(jù)的速度D.增強(qiáng)計(jì)算機(jī)圖形處理能力答案：C解析：Cache是位于CPU和內(nèi)存之間的高速存儲(chǔ)器，主要作用是加快CPU訪問(wèn)數(shù)據(jù)的速度，通過(guò)緩存常用數(shù)據(jù)，減少CPU直接訪問(wèn)內(nèi)存的次數(shù)，從而提高計(jì)算機(jī)整體運(yùn)行效率。6.計(jì)算機(jī)中，指令周期是指（）A.CPU完成一條指令所需的時(shí)間B.CPU從內(nèi)存讀取一條指令的時(shí)間C.CPU執(zhí)行一條指令的時(shí)間D.CPU寫入一條指令的時(shí)間答案：A解析：指令周期是指CPU完成一條指令所需的總時(shí)間，包括取指令、譯碼和執(zhí)行等階段。其他選項(xiàng)描述的時(shí)間片段只是指令周期的一部分。7.計(jì)算機(jī)中，中斷是指（）A.CPU暫停當(dāng)前工作，處理突發(fā)事件的過(guò)程B.CPU直接執(zhí)行操作系統(tǒng)命令的過(guò)程C.CPU與外設(shè)之間的數(shù)據(jù)傳輸過(guò)程D.CPU進(jìn)行自我診斷的過(guò)程答案：A解析：中斷是指CPU在執(zhí)行程序過(guò)程中，由于外部事件或內(nèi)部錯(cuò)誤等原因暫停當(dāng)前工作，轉(zhuǎn)而去處理該事件的過(guò)程，處理完畢后再返回原程序繼續(xù)執(zhí)行。8.計(jì)算機(jī)中，馮·諾依曼體系結(jié)構(gòu)的主要特點(diǎn)包括（）A.指令和數(shù)據(jù)以二進(jìn)制形式存儲(chǔ)B.采用電子管作為主要電子元件C.指令和數(shù)據(jù)存放在內(nèi)存中D.采用集成電路作為主要電子元件答案：C解析：馮·諾依曼體系結(jié)構(gòu)的主要特點(diǎn)包括：采用二進(jìn)制形式表示數(shù)據(jù)和指令；程序存儲(chǔ)執(zhí)行方式，即指令和數(shù)據(jù)存放在內(nèi)存中；由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五部分組成。9.計(jì)算機(jī)中，DMA方式是指（）A.直接內(nèi)存訪問(wèn)方式B.程序控制輸入輸出方式C.中斷驅(qū)動(dòng)輸入輸出方式D.通道方式答案：A解析：DMA（直接內(nèi)存訪問(wèn)）方式是指在外設(shè)和內(nèi)存之間直接進(jìn)行數(shù)據(jù)傳輸，而不需要CPU的干預(yù)，這種方式可以顯著提高數(shù)據(jù)傳輸效率。10.計(jì)算機(jī)中，Cache與內(nèi)存的關(guān)系是（）A.Cache是內(nèi)存的一部分B.Cache的速度比內(nèi)存慢C.Cache的速度比內(nèi)存快D.Cache的容量比內(nèi)存大答案：C解析：Cache是位于CPU和內(nèi)存之間的高速存儲(chǔ)器，其速度比內(nèi)存快，容量比內(nèi)存小，用于緩存常用數(shù)據(jù)，提高CPU訪問(wèn)數(shù)據(jù)的速度。11.計(jì)算機(jī)中，運(yùn)算器的主要功能是（）A.存儲(chǔ)程序和數(shù)據(jù)B.控制計(jì)算機(jī)各部件協(xié)調(diào)工作C.進(jìn)行算術(shù)和邏輯運(yùn)算D.輸入和輸出數(shù)據(jù)答案：C解析：運(yùn)算器是計(jì)算機(jī)的執(zhí)行部件，主要負(fù)責(zé)執(zhí)行算術(shù)運(yùn)算（如加、減、乘、除）和邏輯運(yùn)算（如與、或、非、比較）。存儲(chǔ)程序和數(shù)據(jù)是存儲(chǔ)器的功能，控制計(jì)算機(jī)各部件協(xié)調(diào)工作是控制器的功能，輸入和輸出數(shù)據(jù)是輸入輸出設(shè)備的功能。12.計(jì)算機(jī)中，Cache的訪問(wèn)速度比內(nèi)存快的主要原因是（）A.容量更大B.采用更快的存儲(chǔ)介質(zhì)C.位置更靠近CPUD.管理算法更先進(jìn)答案：C解析：Cache位于CPU和內(nèi)存之間，物理位置更靠近CPU。根據(jù)計(jì)算機(jī)體系結(jié)構(gòu)的原理，信號(hào)傳輸距離越短，傳輸速度越快。因此，Cache的訪問(wèn)速度比內(nèi)存快的主要原因是其位置更靠近CPU，減少了數(shù)據(jù)傳輸?shù)难舆t。13.計(jì)算機(jī)中，指令系統(tǒng)中，用于數(shù)據(jù)傳送的指令屬于（）A.算術(shù)指令B.邏輯指令C.控制指令D.數(shù)據(jù)傳送指令答案：D解析：指令系統(tǒng)根據(jù)功能可以分為幾類，其中數(shù)據(jù)傳送指令專門用于在寄存器之間或寄存器與存儲(chǔ)器之間傳送數(shù)據(jù)。算術(shù)指令用于執(zhí)行算術(shù)運(yùn)算，邏輯指令用于執(zhí)行邏輯運(yùn)算，控制指令用于改變程序執(zhí)行流程。14.計(jì)算機(jī)中，總線的主要功能是（）A.存儲(chǔ)數(shù)據(jù)B.運(yùn)算數(shù)據(jù)C.傳輸數(shù)據(jù)和控制信號(hào)D.控制程序執(zhí)行答案：C解析：總線是計(jì)算機(jī)各部件之間傳輸信息的公共通道，主要功能是傳輸數(shù)據(jù)和控制信號(hào)。它連接著計(jì)算機(jī)的各個(gè)核心部件，如CPU、內(nèi)存、輸入輸出設(shè)備等，使得它們能夠協(xié)同工作。15.計(jì)算機(jī)中，馮·諾依曼體系結(jié)構(gòu)的一個(gè)基本思想是（）A.指令和數(shù)據(jù)存放在內(nèi)存中B.采用電子管作為主要電子元件C.指令和數(shù)據(jù)以二進(jìn)制形式表示D.采用集成電路作為主要電子元件答案：A解析：馮·諾依曼體系結(jié)構(gòu)的一個(gè)基本思想是采用程序存儲(chǔ)執(zhí)行方式，即程序和數(shù)據(jù)都存放在內(nèi)存中，CPU按照內(nèi)存中的指令序列執(zhí)行操作。這個(gè)思想是現(xiàn)代計(jì)算機(jī)的基礎(chǔ)，使得計(jì)算機(jī)能夠自動(dòng)執(zhí)行程序。16.計(jì)算機(jī)中，中斷請(qǐng)求信號(hào)通常由哪個(gè)部件發(fā)出（）A.CPUB.內(nèi)存C.輸入輸出設(shè)備D.控制器答案：C解析：中斷是指計(jì)算機(jī)在執(zhí)行程序過(guò)程中，由于外部事件或內(nèi)部錯(cuò)誤等原因暫停當(dāng)前工作，轉(zhuǎn)而去處理該事件的過(guò)程。中斷請(qǐng)求信號(hào)通常由輸入輸出設(shè)備發(fā)出，以通知CPU有需要處理的事件。CPU在處理完中斷請(qǐng)求后，再返回原程序繼續(xù)執(zhí)行。17.計(jì)算機(jī)中，DMA方式的主要優(yōu)點(diǎn)是（）A.提高CPU的利用率B.減少CPU的負(fù)擔(dān)C.提高數(shù)據(jù)傳輸?shù)目煽啃訢.增加內(nèi)存的容量答案：B解析：DMA（直接內(nèi)存訪問(wèn)）方式的主要優(yōu)點(diǎn)是減少CPU的負(fù)擔(dān)。在DMA方式下，外設(shè)可以直接與內(nèi)存進(jìn)行數(shù)據(jù)傳輸，而無(wú)需CPU的干預(yù)。這樣，CPU可以執(zhí)行其他任務(wù)，從而提高CPU的利用率。雖然DMA方式也可以提高數(shù)據(jù)傳輸?shù)男?，但其主要?yōu)點(diǎn)是減少CPU的負(fù)擔(dān)。18.計(jì)算機(jī)中，Cache與主存的地址映射方式主要有（）A.直接映射、全相聯(lián)映射、組相聯(lián)映射B.二進(jìn)制映射、十進(jìn)制映射、十六進(jìn)制映射C.順序映射、隨機(jī)映射、跳躍映射D.線性映射、對(duì)數(shù)映射、指數(shù)映射答案：A解析：Cache與主存的地址映射方式主要有直接映射、全相聯(lián)映射和組相聯(lián)映射。直接映射將主存地址直接映射到Cache地址，全相聯(lián)映射允許主存地址任意映射到Cache地址，組相聯(lián)映射是前兩種方式的折中。這些映射方式?jīng)Q定了主存地址如何轉(zhuǎn)換為Cache地址，以及如何處理Cache未命中。19.計(jì)算機(jī)中，CPU的時(shí)鐘頻率主要影響（）A.內(nèi)存容量B.數(shù)據(jù)傳輸速率C.CPU執(zhí)行指令的速度D.硬盤存儲(chǔ)容量答案：C解析：CPU的時(shí)鐘頻率是指CPU每秒鐘產(chǎn)生的時(shí)鐘周期數(shù)，它直接關(guān)系到CPU執(zhí)行指令的速度。時(shí)鐘頻率越高，CPU在單位時(shí)間內(nèi)可以執(zhí)行的指令數(shù)越多，從而提高計(jì)算機(jī)的運(yùn)算速度。內(nèi)存容量、數(shù)據(jù)傳輸速率和硬盤存儲(chǔ)容量與CPU的時(shí)鐘頻率沒(méi)有直接關(guān)系。20.計(jì)算機(jī)中，指令的執(zhí)行過(guò)程通常包括（）A.取指、譯碼、執(zhí)行B.輸入、處理、輸出C.存儲(chǔ)、計(jì)算、傳輸D.加載、運(yùn)行、保存答案：A解析：指令的執(zhí)行過(guò)程通常包括取指、譯碼、執(zhí)行三個(gè)階段。取指階段，CPU從內(nèi)存中讀取指令；譯碼階段，CPU對(duì)指令進(jìn)行解析，確定要執(zhí)行的操作和操作數(shù)；執(zhí)行階段，CPU執(zhí)行指令指定的操作。這三個(gè)階段是CPU執(zhí)行指令的基本步驟，保證了指令的正確執(zhí)行。二、多選題1.計(jì)算機(jī)系統(tǒng)中，運(yùn)算器的主要功能包括（）A.執(zhí)行算術(shù)運(yùn)算B.執(zhí)行邏輯運(yùn)算C.存儲(chǔ)程序指令D.存儲(chǔ)數(shù)據(jù)E.控制計(jì)算機(jī)操作答案：AB解析：運(yùn)算器是計(jì)算機(jī)的執(zhí)行部件，其主要功能是執(zhí)行算術(shù)運(yùn)算（如加、減、乘、除）和邏輯運(yùn)算（如與、或、非、比較）。存儲(chǔ)程序指令是存儲(chǔ)器的功能，存儲(chǔ)數(shù)據(jù)是內(nèi)存和存儲(chǔ)器的功能，控制計(jì)算機(jī)操作是控制器的功能。2.計(jì)算機(jī)中，Cache的常見(jiàn)映射方式有（）A.直接映射B.組相聯(lián)映射C.全相聯(lián)映射D.地址映射E.數(shù)據(jù)映射答案：ABC解析：Cache的地址映射方式是指將主存地址映射到Cache地址的方式，常見(jiàn)的有直接映射、組相聯(lián)映射和全相聯(lián)映射。直接映射將主存地址直接映射到Cache地址，組相聯(lián)映射將主存地址映射到Cache中特定的組，全相聯(lián)映射允許主存地址映射到Cache中的任意行。地址映射和數(shù)據(jù)映射不是Cache的具體映射方式。3.計(jì)算機(jī)中，總線通常包含哪些總線（）A.數(shù)據(jù)總線B.地址總線C.控制總線D.信號(hào)總線E.電源總線答案：ABC解析：總線是計(jì)算機(jī)各部件之間傳輸信息的公共通道，通常包含數(shù)據(jù)總線、地址總線和控制總線。數(shù)據(jù)總線用于傳輸數(shù)據(jù)，地址總線用于傳輸?shù)刂罚刂瓶偩€用于傳輸控制信號(hào)。信號(hào)總線和電源總線不是總線的分類。4.計(jì)算機(jī)中，指令系統(tǒng)通常包含哪些類型指令（）A.算術(shù)指令B.邏輯指令C.數(shù)據(jù)傳送指令D.控制指令E.輸入輸出指令答案：ABCDE解析：指令系統(tǒng)是計(jì)算機(jī)能夠執(zhí)行的所有指令的集合，通常包含算術(shù)指令、邏輯指令、數(shù)據(jù)傳送指令、控制指令和輸入輸出指令。這些指令類型涵蓋了計(jì)算機(jī)的基本操作，使得計(jì)算機(jī)能夠執(zhí)行各種復(fù)雜的任務(wù)。5.計(jì)算機(jī)中，中斷系統(tǒng)通常包含哪些部件（）A.中斷請(qǐng)求線路B.中斷控制器C.中斷向量表D.中斷處理程序E.中斷屏蔽寄存器答案：ABCE解析：中斷系統(tǒng)是計(jì)算機(jī)用于處理中斷事件的機(jī)制，通常包含中斷請(qǐng)求線路、中斷控制器、中斷向量表和中斷屏蔽寄存器。中斷請(qǐng)求線路用于發(fā)出中斷請(qǐng)求，中斷控制器用于管理中斷，中斷向量表存儲(chǔ)中斷處理程序的入口地址，中斷屏蔽寄存器用于屏蔽某些中斷。中斷處理程序是存儲(chǔ)在內(nèi)存中的代碼，不是中斷系統(tǒng)本身的部件。6.計(jì)算機(jī)中，DMA方式的主要特點(diǎn)是（）A.直接內(nèi)存訪問(wèn)B.減少CPU負(fù)擔(dān)C.提高數(shù)據(jù)傳輸速率D.需要CPU干預(yù)E.提高CPU利用率答案：ABC解析：DMA（直接內(nèi)存訪問(wèn)）方式的主要特點(diǎn)是直接內(nèi)存訪問(wèn)、減少CPU負(fù)擔(dān)和提高數(shù)據(jù)傳輸速率。在DMA方式下，外設(shè)可以直接與內(nèi)存進(jìn)行數(shù)據(jù)傳輸，而無(wú)需CPU的干預(yù)。這樣可以減少CPU在數(shù)據(jù)傳輸過(guò)程中的等待時(shí)間，從而提高CPU的利用率。需要CPU干預(yù)和DMA方式的主要特點(diǎn)不符。7.計(jì)算機(jī)中，Cache未命中時(shí)，CPU通常需要執(zhí)行的操作有（）A.從內(nèi)存中讀取數(shù)據(jù)B.將數(shù)據(jù)寫入CacheC.更新Cache映射表D.指令暫停執(zhí)行E.更新內(nèi)存映射表答案：ABC解析：Cache未命中是指CPU請(qǐng)求的數(shù)據(jù)不在Cache中。此時(shí)，CPU通常需要執(zhí)行的操作包括從內(nèi)存中讀取數(shù)據(jù)、將數(shù)據(jù)寫入Cache以及更新Cache映射表。更新內(nèi)存映射表不是Cache未命中時(shí)CPU需要執(zhí)行的操作。指令暫停執(zhí)行也不是必須的操作，CPU可以在讀取數(shù)據(jù)的同時(shí)繼續(xù)執(zhí)行其他指令。8.計(jì)算機(jī)中，馮·諾依曼體系結(jié)構(gòu)的主要特點(diǎn)有（）A.指令和數(shù)據(jù)以二進(jìn)制形式表示B.程序存儲(chǔ)執(zhí)行方式C.采用電子管作為主要電子元件D.計(jì)算機(jī)由五個(gè)基本部件組成E.采用集成電路作為主要電子元件答案：ABD解析：馮·諾依曼體系結(jié)構(gòu)的主要特點(diǎn)包括：指令和數(shù)據(jù)以二進(jìn)制形式表示，程序存儲(chǔ)執(zhí)行方式，計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五個(gè)基本部件組成。采用電子管或集成電路作為主要電子元件是計(jì)算機(jī)發(fā)展的不同階段的技術(shù)特征，不是馮·諾依曼體系結(jié)構(gòu)的主要特點(diǎn)。9.計(jì)算機(jī)中，運(yùn)算器的主要性能指標(biāo)有（）A.運(yùn)算速度B.字長(zhǎng)C.存儲(chǔ)容量D.可靠性E.功耗答案：AB解析：運(yùn)算器的主要性能指標(biāo)包括運(yùn)算速度和字長(zhǎng)。運(yùn)算速度是指運(yùn)算器執(zhí)行一次運(yùn)算所需的時(shí)間，字長(zhǎng)是指運(yùn)算器一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)。存儲(chǔ)容量、可靠性和功耗不是運(yùn)算器的性能指標(biāo)，它們是計(jì)算機(jī)其他部件或整個(gè)計(jì)算機(jī)的性能指標(biāo)。10.計(jì)算機(jī)中，總線標(biāo)準(zhǔn)通常包含哪些內(nèi)容（）A.總線接口規(guī)范B.電氣特性C.機(jī)械結(jié)構(gòu)規(guī)范D.時(shí)序規(guī)范E.數(shù)據(jù)傳輸速率答案：ABCD解析：總線標(biāo)準(zhǔn)是對(duì)總線接口規(guī)范、電氣特性、機(jī)械結(jié)構(gòu)規(guī)范和時(shí)序規(guī)范等的詳細(xì)規(guī)定，確保不同廠家生產(chǎn)的計(jì)算機(jī)部件能夠兼容互操作。數(shù)據(jù)傳輸速率是總線性能的一個(gè)重要指標(biāo)，但它不是總線標(biāo)準(zhǔn)本身包含的內(nèi)容，而是總線標(biāo)準(zhǔn)所規(guī)定的一種性能要求。11.計(jì)算機(jī)中，Cache的作用有（）A.提高CPU訪問(wèn)內(nèi)存的速度B.增加內(nèi)存的容量C.提高計(jì)算機(jī)的運(yùn)算速度D.減少CPU等待時(shí)間E.存儲(chǔ)臨時(shí)程序指令和數(shù)據(jù)答案：ADE解析：Cache是位于CPU和主存之間的高速小容量存儲(chǔ)器，其主要作用是提高CPU訪問(wèn)內(nèi)存的速度（A正確）、減少CPU等待時(shí)間（D正確）以及提高計(jì)算機(jī)的整體運(yùn)算速度（C正確）。它通過(guò)存儲(chǔ)近期頻繁使用的程序指令和數(shù)據(jù)（E正確），使得CPU能夠更快地獲取所需信息。Cache并不能增加內(nèi)存的容量（B錯(cuò)誤）。12.計(jì)算機(jī)中，總線傳輸?shù)臄?shù)據(jù)有（）A.地址信息B.控制信號(hào)C.數(shù)據(jù)信息D.時(shí)序信息E.電壓信息答案：ABC解析：總線是計(jì)算機(jī)各部件之間傳輸信息的公共通道，通常包含三種總線：數(shù)據(jù)總線（用于傳輸數(shù)據(jù)信息C）、地址總線（用于傳輸?shù)刂沸畔）和控制總線（用于傳輸控制信號(hào)B）。時(shí)序信息是保證數(shù)據(jù)正確傳輸?shù)耐叫盘?hào)，通常也通過(guò)控制總線傳輸，因此也包含在內(nèi)D。電壓信息是信號(hào)傳輸?shù)奈锢砘A(chǔ)，不是傳輸?shù)臄?shù)據(jù)類型。因此，傳輸?shù)臄?shù)據(jù)主要包括地址、控制和數(shù)據(jù)信息。13.計(jì)算機(jī)中，指令系統(tǒng)中，數(shù)據(jù)處理類指令包括（）A.算術(shù)運(yùn)算指令B.邏輯運(yùn)算指令C.數(shù)據(jù)傳送指令D.輸入輸出指令E.控制轉(zhuǎn)移指令答案：ABC解析：指令系統(tǒng)根據(jù)功能可以分為數(shù)據(jù)處理指令、控制指令和輸入輸出指令等。數(shù)據(jù)處理指令又包括算術(shù)運(yùn)算指令（A）、邏輯運(yùn)算指令（B）和數(shù)據(jù)傳送指令（C）。輸入輸出指令（D）屬于I/O操作，控制轉(zhuǎn)移指令（E）屬于改變程序執(zhí)行流程的操作，它們不屬于數(shù)據(jù)處理類指令。因此，數(shù)據(jù)處理類指令包括算術(shù)、邏輯運(yùn)算和數(shù)據(jù)傳送指令。14.計(jì)算機(jī)中，中斷系統(tǒng)的功能有（）A.檢測(cè)中斷請(qǐng)求B.保存現(xiàn)場(chǎng)信息C.選擇中斷源D.執(zhí)行中斷服務(wù)程序E.恢復(fù)現(xiàn)場(chǎng)信息答案：ABCDE解析：中斷系統(tǒng)是計(jì)算機(jī)用于處理中斷事件的機(jī)制，其功能包括：檢測(cè)中斷請(qǐng)求（A）、當(dāng)發(fā)生中斷請(qǐng)求時(shí)，保存當(dāng)前CPU現(xiàn)場(chǎng)信息（B），以便中斷處理結(jié)束后能恢復(fù)原程序執(zhí)行；根據(jù)中斷優(yōu)先級(jí)或中斷向量表選擇中斷源（C）；執(zhí)行相應(yīng)的中斷服務(wù)程序（D）；中斷服務(wù)程序執(zhí)行完畢后，恢復(fù)之前保存的現(xiàn)場(chǎng)信息（E），使CPU返回中斷前的狀態(tài)繼續(xù)執(zhí)行原程序。這五個(gè)選項(xiàng)均是中斷系統(tǒng)的功能。15.計(jì)算機(jī)中，DMA方式與中斷方式相比，主要優(yōu)點(diǎn)有（）A.減少CPU干預(yù)B.提高數(shù)據(jù)傳輸速率C.適用于大量數(shù)據(jù)傳輸D.降低CPU等待時(shí)間E.需要CPU切換任務(wù)答案：ABCD解析：DMA（直接內(nèi)存訪問(wèn)）方式與中斷方式相比，主要優(yōu)點(diǎn)在于：減少CPU干預(yù)（A），外設(shè)可以直接與內(nèi)存交換數(shù)據(jù)，無(wú)需CPU逐個(gè)字節(jié)處理；提高數(shù)據(jù)傳輸速率（B），尤其適用于大量數(shù)據(jù)傳輸（C），因?yàn)镈MA可以持續(xù)傳輸數(shù)據(jù)而CPU可以處理其他任務(wù)；減少CPU等待時(shí)間（D），CPU只需在傳輸開(kāi)始和結(jié)束時(shí)進(jìn)行少量操作。選項(xiàng)E，需要CPU切換任務(wù)是中斷方式的特點(diǎn)，DMA方式下CPU干預(yù)少，通常不需要頻繁切換任務(wù)。因此，ABCD是DMA的主要優(yōu)點(diǎn)。16.計(jì)算機(jī)中，Cache未命中時(shí)，通常會(huì)發(fā)生（）A.數(shù)據(jù)從內(nèi)存讀取B.Cache更新C.中斷請(qǐng)求D.指令執(zhí)行暫停E.程序計(jì)數(shù)器PC不變答案：AB解析：Cache未命中是指CPU請(qǐng)求的數(shù)據(jù)不在Cache中。此時(shí)，通常會(huì)發(fā)生以下操作：首先，CPU需要從內(nèi)存中讀取所需數(shù)據(jù)（A）；然后，根據(jù)Cache的替換算法，將該數(shù)據(jù)及其地址寫入Cache，以備下次使用（B）。這個(gè)過(guò)程通常不需要中斷請(qǐng)求（C），也不會(huì)導(dǎo)致指令執(zhí)行暫停（D），程序計(jì)數(shù)器PC（E）繼續(xù)指向下一條要執(zhí)行的指令。因此，主要發(fā)生的是數(shù)據(jù)從內(nèi)存讀取和Cache更新。17.計(jì)算機(jī)中，馮·諾依曼體系結(jié)構(gòu)的主要組成部分有（）A.運(yùn)算器B.控制器C.存儲(chǔ)器D.輸入設(shè)備E.輸出設(shè)備答案：ABCDE解析：馮·諾依曼體系結(jié)構(gòu)是現(xiàn)代計(jì)算機(jī)的基礎(chǔ)結(jié)構(gòu)，其核心思想是計(jì)算機(jī)由五個(gè)基本部件組成：運(yùn)算器（A）、控制器（B）、存儲(chǔ)器（C）、輸入設(shè)備（D）和輸出設(shè)備（E）。這五個(gè)部件協(xié)同工作，執(zhí)行程序存儲(chǔ)執(zhí)行方式。因此，這五個(gè)選項(xiàng)都是其主要組成部分。18.計(jì)算機(jī)中，總線標(biāo)準(zhǔn)通常規(guī)定了（）A.總線寬度B.傳輸速率C.電氣連接規(guī)范D.機(jī)械安裝要求E.信號(hào)時(shí)序答案：ABCDE解析：總線標(biāo)準(zhǔn)是對(duì)總線接口規(guī)范、電氣特性（C）、機(jī)械結(jié)構(gòu)規(guī)范（D）、信號(hào)時(shí)序（E）以及總線寬度（A）和傳輸速率（B）等參數(shù)的詳細(xì)規(guī)定。這些規(guī)定確保了不同廠家生產(chǎn)的計(jì)算機(jī)部件能夠兼容互操作。因此，ABCDE都是總線標(biāo)準(zhǔn)通常規(guī)定的內(nèi)容。19.計(jì)算機(jī)中，運(yùn)算器的性能指標(biāo)主要有（）A.運(yùn)算速度B.字長(zhǎng)C.存儲(chǔ)容量D.可靠性E.功耗答案：AB解析：運(yùn)算器的主要性能指標(biāo)包括運(yùn)算速度（A）和字長(zhǎng)（B）。運(yùn)算速度是指運(yùn)算器執(zhí)行一次運(yùn)算（如加法）所需的時(shí)間，字長(zhǎng)是指運(yùn)算器一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，它們直接反映了運(yùn)算器的處理能力和性能。存儲(chǔ)容量（C）、可靠性（D）和功耗（E）不是運(yùn)算器本身的性能指標(biāo)，它們是計(jì)算機(jī)其他部件或整個(gè)計(jì)算機(jī)的性能指標(biāo)。20.計(jì)算機(jī)中，Cache與主存的關(guān)系是（）A.Cache是高速緩沖存儲(chǔ)器B.Cache容量比主存小C.Cache速度比主存快D.CPU直接訪問(wèn)Cache未命中時(shí)訪問(wèn)主存E.Cache和主存都易失性存儲(chǔ)器答案：ABCD解析：Cache（A）是一種高速緩沖存儲(chǔ)器，其主要作用是提高CPU訪問(wèn)數(shù)據(jù)的速度。通常情況下，Cache的容量比主存（B）小，但速度比主存快（C）。當(dāng)CPU需要訪問(wèn)數(shù)據(jù)時(shí)，首先檢查Cache中是否有該數(shù)據(jù)，如果命中則直接從Cache讀取（速度快）；如果未命中（D），則從主存中讀取數(shù)據(jù)，并通常將這部分?jǐn)?shù)據(jù)及相關(guān)地址寫入Cache，以便下次快速訪問(wèn)。Cache通常是易失性存儲(chǔ)器（如SRAM），而主存（通常是DRAM）也通常是易失性的，但有些系統(tǒng)也會(huì)使用非易失性存儲(chǔ)器作為主存或Cache（如Flash）。不過(guò)，在大多數(shù)討論中，將它們都視為易失性是常見(jiàn)的簡(jiǎn)化，因此E選項(xiàng)在特定語(yǔ)境下可能被認(rèn)為是正確的。但最主要的、無(wú)爭(zhēng)議的關(guān)系是ABCD所述的。三、判斷題1.計(jì)算機(jī)中，CPU可以直接訪問(wèn)內(nèi)存和Cache。（）答案：正確解析：CPU是計(jì)算機(jī)的核心部件，負(fù)責(zé)執(zhí)行指令和處理數(shù)據(jù)。CPU在訪問(wèn)數(shù)據(jù)時(shí)，會(huì)首先在Cache中進(jìn)行查找。如果數(shù)據(jù)在Cache中（Cache命中），CPU可以直接從Cache讀取數(shù)據(jù)，速度非?？臁Ｈ绻麛?shù)據(jù)不在Cache中（Cache未命中），CPU會(huì)訪問(wèn)主存（內(nèi)存）來(lái)獲取數(shù)據(jù)。雖然CPU不直接訪問(wèn)硬盤等外存，但它在內(nèi)存和Cache之間進(jìn)行數(shù)據(jù)傳輸。因此，說(shuō)CPU可以直接訪問(wèn)內(nèi)存和Cache是正確的，因?yàn)樗沁@些部件的數(shù)據(jù)處理中心，并且設(shè)計(jì)上就允許它直接與內(nèi)存和Cache交互。2.計(jì)算機(jī)中，運(yùn)算器是計(jì)算機(jī)的指揮中心。（）答案：錯(cuò)誤解析：計(jì)算機(jī)的指揮中心是控制器（ControlUnit,CU）。控制器負(fù)責(zé)從內(nèi)存中讀取指令、對(duì)指令進(jìn)行譯碼，并根據(jù)指令向計(jì)算機(jī)的其他部件（如運(yùn)算器、存儲(chǔ)器、輸入輸出設(shè)備）發(fā)出控制信號(hào)，以協(xié)調(diào)和指揮它們的工作。運(yùn)算器（ArithmeticLogicUnit,ALU）是執(zhí)行算術(shù)和邏輯運(yùn)算的部件，它根據(jù)控制器發(fā)出的指令對(duì)數(shù)據(jù)進(jìn)行處理。因此，運(yùn)算器不是指揮中心。3.計(jì)算機(jī)中，Cache和內(nèi)存都是隨機(jī)存取存儲(chǔ)器（RAM）。（）答案：正確解析：隨機(jī)存取存儲(chǔ)器（RAM）是指CPU可以隨機(jī)地、直接地訪問(wèn)存儲(chǔ)器中任何一個(gè)存儲(chǔ)單元，并且訪問(wèn)時(shí)間與存儲(chǔ)單元的位置無(wú)關(guān)。內(nèi)存（通常指主存）和Cache都屬于RAM，它們都允許CPU快速讀寫其中的數(shù)據(jù)。Cache是采用速度更快的RAM（如SRAM）制成的小容量存儲(chǔ)器，而主存通常采用成本較低的DRAM（動(dòng)態(tài)RAM）。因此，Cache和內(nèi)存都屬于RAM類型，只是速度、容量和成本不同。4.計(jì)算機(jī)中，總線是連接計(jì)算機(jī)各部件的通信干線，它只傳輸數(shù)據(jù)。（）答案：錯(cuò)誤解析：總線（Bus）是連接計(jì)算機(jī)各部件（如CPU、內(nèi)存、輸入輸出設(shè)備等）的通信干線，用于在它們之間傳輸信息。總線通常包含三種類型的信號(hào)線：數(shù)據(jù)總線（DataBus）用于傳輸數(shù)據(jù)，地址總線（AddressBus）用于傳輸?shù)刂沸畔ⅲㄖ赋鰯?shù)據(jù)在內(nèi)存中的位置），控制總線（ControlBus）用于傳輸控制信號(hào)（如讀/寫信號(hào)、中斷信號(hào)等）。因此，總線不僅傳輸數(shù)據(jù)，還傳輸?shù)刂泛涂刂菩盘?hào)。5.計(jì)算機(jī)中，指令系統(tǒng)中，算術(shù)運(yùn)算指令和邏輯運(yùn)算指令都屬于數(shù)據(jù)處理類指令。（）答案：正確解析：指令系統(tǒng)根據(jù)功能通?？梢苑譃閿?shù)據(jù)處理指令、控制指令和輸入輸出指令。數(shù)據(jù)處理指令是指對(duì)數(shù)據(jù)進(jìn)行各種操作的指令，包括算術(shù)運(yùn)算指令（如加、減、乘、除）和邏輯運(yùn)算指令（如與、或、非、異或、比較）。這些指令直接對(duì)數(shù)據(jù)進(jìn)行加工處理，因此都屬于數(shù)據(jù)處理類指令。6.計(jì)算機(jī)中，中斷是指CPU暫停當(dāng)前程序執(zhí)行，去處理另一個(gè)事件的機(jī)制。（）答案：正確解析：中斷（Interrupt）是計(jì)算機(jī)中一種重要的并發(fā)機(jī)制。它允許CPU在執(zhí)行當(dāng)前程序時(shí)，暫停下來(lái)去處理一個(gè)突發(fā)事件或外部請(qǐng)求（中斷源）。處理完中斷事件后，CPU再返回到原來(lái)暫停的程序繼續(xù)執(zhí)行。這種機(jī)制使得計(jì)算機(jī)能夠及時(shí)響應(yīng)外部事件，提高了系統(tǒng)的實(shí)時(shí)性和效率。7.計(jì)算機(jī)中，DMA方式需要CPU介入數(shù)據(jù)傳輸?shù)钠鹗己徒Y(jié)束。（）答案：正確解析：DMA（DirectMemoryAccess，直接內(nèi)存訪問(wèn)）方式的主要優(yōu)點(diǎn)是減少CPU在數(shù)據(jù)傳輸過(guò)程中的干預(yù)。但在DMA傳輸開(kāi)始之前，CPU需要執(zhí)行初始化操作，設(shè)置好DMA控制器，指定傳輸?shù)脑O(shè)備、內(nèi)存地址、傳輸數(shù)據(jù)的大小等。在數(shù)據(jù)傳輸結(jié)束后，DMA控制器會(huì)產(chǎn)生一個(gè)中斷信號(hào)，CPU需要響應(yīng)這個(gè)中斷，進(jìn)行傳輸結(jié)束后的處理（如更新數(shù)據(jù)狀態(tài)、處理傳輸結(jié)果等）。因此，CPU雖然不需要逐字逐句地控制數(shù)據(jù)傳輸，但在傳輸?shù)钠鹗己徒Y(jié)束階段需要介入。8.計(jì)算機(jī)中，Cache未命中時(shí)，數(shù)據(jù)必須從主存讀取，且通常不會(huì)更新Cache。（）答案：錯(cuò)誤解析：Cache未命中（CacheMiss）是指CPU請(qǐng)求的數(shù)據(jù)不在Cache中。此時(shí)，CPU必須從主存（內(nèi)存）中讀取該數(shù)據(jù)。根據(jù)具體的Cache替換算法（如LRU、FIFO等），通常會(huì)將與該數(shù)據(jù)相關(guān)的地址及其對(duì)應(yīng)的數(shù)據(jù)塊從主存讀入Cache中，以便后續(xù)可能的高速訪問(wèn)。因此，Cache未命中不僅需要從主存讀取數(shù)據(jù)，而且通常會(huì)更新Cache，以增加未來(lái)數(shù)據(jù)訪問(wèn)的速度。9.計(jì)算機(jī)中，馮·諾依曼體系結(jié)構(gòu)的一個(gè)主要缺點(diǎn)是存在指令和數(shù)據(jù)爭(zhēng)用存儲(chǔ)空間的問(wèn)題。（）答案：正確解析：馮·諾依曼體系結(jié)構(gòu)的一個(gè)主要特點(diǎn)是將程序指令和數(shù)據(jù)以二進(jìn)制形式存儲(chǔ)在同一個(gè)存儲(chǔ)器中。這意味著CPU在執(zhí)行指令時(shí)，需要從存儲(chǔ)器中讀取指令，同時(shí)也可能需要讀取或?qū)懭霐?shù)據(jù)。當(dāng)CPU需要同時(shí)進(jìn)行指令讀取和數(shù)據(jù)訪問(wèn)時(shí)，可能會(huì)出現(xiàn)爭(zhēng)用存儲(chǔ)空間的問(wèn)題，即需要訪問(wèn)同一存儲(chǔ)單元或同一存儲(chǔ)總線，這可能導(dǎo)致性能瓶頸。這是馮·諾依曼結(jié)構(gòu)的一個(gè)固有缺點(diǎn)，也是后來(lái)出現(xiàn)哈佛體系結(jié)構(gòu)等嘗試解決的問(wèn)題之一。10.計(jì)算機(jī)中，Cache的地址映射方式有直接映射、全相聯(lián)映射和組相聯(lián)映射三種。（）答案：正確解析：Cache的地址映射方式是指將主存地址映射到Cache地址的方法，主要有三種：直接映射、組相聯(lián)映射和全相聯(lián)映射。直接映射將主存塊唯一地映射到Cache中的一個(gè)特定行，簡(jiǎn)單快速但沖突率高。全相聯(lián)映射允許主存塊映射到Cache中的任意行，沖突率最低但實(shí)現(xiàn)復(fù)雜且成本高。組相聯(lián)映射是前兩種方式的折中，將Cache分為若干組，主存塊映射到相應(yīng)的組內(nèi)某一行，兼顧了速度和成本。這三種是Cache地址映射的主要方式。四、簡(jiǎn)答題1.簡(jiǎn)述計(jì)算機(jī)運(yùn)算器的主要功能和組成部分。答案：運(yùn)算器是計(jì)算機(jī)的核心部件之一，主要功能是執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算。其組成部分通常包括：（1）.算術(shù)邏輯單元（ALU）：負(fù)責(zé)執(zhí)行所有的算術(shù)運(yùn)算（如加、減、乘、除）和邏輯運(yùn)算（如與、或、非、比較）。（2）.寄存器：用于臨時(shí)存儲(chǔ)數(shù)據(jù)和指令，是運(yùn)算器內(nèi)部的高速存儲(chǔ)單元，包括累加器、狀態(tài)寄存器、通用寄存器等。運(yùn)算器通過(guò)這些部件協(xié)同工作，對(duì)數(shù)據(jù)進(jìn)行處理。2.簡(jiǎn)述計(jì)算機(jī)中斷系統(tǒng)的作用及其處理過(guò)程。答案：中斷系統(tǒng)的作用是使C