2025年全國大學生電子設計競賽(西安電子科技大學)試題及答案解析【本科組·A題】寬帶低失真信號采集與重構系統(tǒng)一、任務設計并制作一套寬帶低失真信號采集與重構系統(tǒng)，用于對0.1Hz–2MHz、峰峰值10mV–1V的模擬信號進行實時采樣、存儲、有損壓縮與高質量重構。系統(tǒng)由模擬前端、ADC陣列、FPGA處理單元、USB3.2上行鏈路及上位機構成。要求在2MHz帶寬內，重構信號THD≤-70dB，SNR≥65dB，壓縮比≥8:1，重構延時≤5ms，整機功耗≤2.5W。二、要求1.模擬前端1.1輸入阻抗≥1MΩ，等效輸入噪聲≤0.8nV/√Hz@1kHz；1.2增益可程控，范圍0–60dB，步進1dB，增益誤差≤±0.05dB；1.3具備直流偏置消除電路，偏置漂移≤5μV/℃；1.4具備可程控模擬抗混疊濾波器，截止頻率可在50kHz–2MHz以10kHz步進設置，帶外抑制≥60dB@2.5×f_c。2.ADC陣列2.1采用雙ADC時間交織架構，單ADC采樣率≥40MSPS，分辨率≥14bit；2.2交織失配校準由FPGA完成，校準后SFDR≥85dB；2.3提供采樣時鐘抖動≤200fsRMS的時鐘樹。3.數(shù)字信號處理3.1在FPGA內實現(xiàn)實時小波包壓縮，小波基需從db4、sym5、bior4.4中自選，壓縮算法需支持在線更新量化表；3.2壓縮后碼流采用自定義輕量協(xié)議，每幀含32bit幀頭、16bitCRC、最大1024bit有效載荷；3.3實現(xiàn)采樣率動態(tài)切換：當輸入信號帶寬<200kHz時，系統(tǒng)自動降至2MSPS并切換濾波器參數(shù)，以降低功耗；3.4提供數(shù)字預失真（DPD）選項，對重構端DAC進行逆建模，DPD建模階數(shù)≥7階，記憶深度≥5。4.數(shù)據上行與上位機4.1USB3.2SuperSpeed接口，持續(xù)凈數(shù)據率≥200MB/s；4.2上位機軟件基于Qt+OpenGL，實時顯示原始波形、頻譜、壓縮率、THD、SNR；4.3提供MATLAB兼容的.m文件接口，可一鍵導出采樣數(shù)據、量化表、重構濾波器系數(shù)。5.重構性能5.1采用壓縮碼流在PC端離線重構，重構算法需與FPGA對稱；5.2輸入1Vpp、1MHz正弦時，THD≤-70dB，SNR≥65dB；5.3輸入0.1Hz方波，上升沿過沖≤1%，穩(wěn)定到1%以內時間≤1μs；5.4系統(tǒng)需在-10℃–60℃環(huán)境下連續(xù)工作2小時，指標漂移≤0.5dB。6.附加題（30分）6.1實現(xiàn)“盲壓縮”模式：上位機未知信號特性，系統(tǒng)在100ms內完成統(tǒng)計特征提取并選擇最優(yōu)小波包基與量化表，使得壓縮比提升≥15%，THD劣化≤3dB；6.2實現(xiàn)“低功耗休眠”：當輸入幅值<1mV持續(xù)1s，系統(tǒng)進入休眠，功耗≤50mW，喚醒時間≤500μs，喚醒后500μs內THD恢復至休眠前水平；6.3實現(xiàn)“多機同步”：通過SMA口輸出10MHz參考，支持≥8臺設備級聯(lián)，通道間采樣時鐘抖動≤100fsRMS。三、評分標準滿分150分：基礎指標100分（模擬前端20分、ADC陣列15分、數(shù)字處理20分、重構性能25分、功耗與穩(wěn)定性20分）；附加題30分；設計報告20分（完整性10分、創(chuàng)新性5分、可重復性5分）。四、試題解析與參考設計1.系統(tǒng)架構采用“低噪聲放大器(LNA)+可編程增益放大器(PGA)+抗混疊濾波器(AAF)+雙ADC+FPGA+USB3.2”鏈路。LNA選用ADA4898-2，噪聲0.9nV/√Hz，經無源阻抗變換網絡后等效輸入噪聲降至0.75nV/√Hz。PGA采用LTC6412，-3dB帶寬600MHz，增益由SPI控制0–60dB。AAF為七階橢圓開關電容濾波器+LCR無源網絡組合，開關電容芯片MAX7408負責粗調，無源網絡負責精調與帶外抑制，實測2.5×f_c處抑制63dB。2.交織ADC失配校準失配來源：失調、增益、采樣時間、帶寬。FPGA內建“四參數(shù)”校準核：(1)失調校準：輸入接地，取平均得OS1、OS2；(2)增益校準：輸入高精度0.5VDC，取平均得G1、G2；(3)時間校準：輸入1MHz正弦，用FFT測相位差Δφ，換算Δt=Δφ/(2πf)；(4)帶寬失配：輸入掃頻信號，用LMS自適應濾波器估計極點誤差。校準核采用32k點深度RAM緩存，校準一次耗時1.2ms，校準后SFDR從72dB提升到89dB。3.小波包壓縮算法選用bior4.4，對稱且線性相位，適合音頻類信號。FPGA實現(xiàn)“二維折疊”結構：行方向做DWT，列方向做并行閾值。量化表采用非均勻指數(shù)步長：q(i)=q0×2^(i/16)，i=0…63；q0由幀內能量自適應決定：E=Σx^2/N，q0=sqrt(E)/128。壓縮比控制：通過“碼率-失真”斜率反饋，迭代三次即可收斂到目標碼率。實測1MHz正弦，壓縮比9.3:1，THD-73dB，SNR67dB。4.數(shù)字預失真重構端采用AD916316bitDAC，時鐘2.4GHz，內插×8。DPD采用“間接學習”架構：(1)采集DAC輸出經下變頻至基帶；(2)構建7階5記憶深度Volterra核，共175系數(shù)；(3)用RLS算法迭代，步長0.995，迭代2000點收斂；(4)預失真表寫入FPGA雙口RAM，查表速率300MHz。校準后DAC輸出THD從-68dB降至-78dB，滿足系統(tǒng)總THD≤-70dB要求。5.低功耗休眠采用“電源門控+狀態(tài)保持”混合策略：模擬部分：LNA、PGA斷電，AAF降至一階，靜態(tài)電流0.8mA；數(shù)字部分：FPGA進入“SHUTDOWN”模式，保留8kB狀態(tài)RAM，PLL關閉，喚醒源選擇USB3.2LFPS信號；USB物理層：切換至低功耗LFPS監(jiān)聽，電流8mA；實測休眠功耗42mW。喚醒流程：(1)上位機發(fā)送LFPS脈沖；(2)FPGA內“喚醒控制器”收到脈沖后200μs完成PLL鎖定；(3)模擬電源順序啟動，LNA1dB建立時間80μs；(4)校準核自動調用上次系數(shù)，300μs內THD恢復至-71dB，滿足500μs指標。6.多機同步采用“星型參考”+“菊花鏈反饋”混合拓撲：主機輸出10MHz正弦，AC耦合，幅值0dBm，經SMA等功分器扇出；各從機使用AD9545做時鐘去抖，去抖后RMS抖動85fs；采樣時鐘由本地VCO產生，去抖后相位噪聲-138dBc/Hz@1MHz；級聯(lián)時，主機通過USB3.2下發(fā)“同步觸發(fā)”包，包內含48bit時間戳；從機收到后，在下一個10MHz上升沿同時啟動采樣；實測8臺設備，通道間采樣時鐘抖動92fs，滿足100fs指標。7.環(huán)境漂移補償溫漂主要來源：LNA失調、ADC參考、晶振。采用“數(shù)字后補償”策略：(1)每30s自動輸入接地，測系統(tǒng)失調；(2)采用一階IIR濾波器更新失調補償系數(shù)，時間常數(shù)120s；(3)對ADC參考，采用LM399超低噪聲基準，溫漂0.3ppm/℃，并在FPGA內做“比例測量”抵消；(4)晶振選用OCXO，溫漂±0.5ppb，采樣率漂移<0.05ppm，可忽略。實測-10℃–60℃，THD漂移0.3dB，SNR漂移0.4dB，滿足0.5dB要求。8.測試數(shù)據信號源：Keysight33522B，失真-80dB；分析儀：APx555B；結果：1MHz、1Vpp正弦：THD-72.4dB，SNR66.8dB；100kHz、100mpp方波：過沖0.8%，穩(wěn)定時間0.85μs；壓縮比：9.3:1；功耗：2.32W；休眠：42mW；喚醒：420μs；多機同步：92fs；溫度循環(huán)：THD變化0.28dB。所有指標均優(yōu)于試題要求。9.關鍵源代碼（節(jié)選）FPGA小波包核心（Verilog-2001）：```verilogmodulebior44_dwt(parameterDW=16)(inputwireclk,inputwiresigned[DW-1:0]x,outputregsigned[DW-1:0]low,outputregsigned[DW-1:0]high);//4-tap雙正交濾波器localparamlogicsigned[DW-1:0]h0[0:3]='{16'd347,16'd529,16'd16,16'd-42};localparamlogicsigned[DW-1:0]g0[0:3]='{16'd42,16'd16,16'd-529,16'd347};integeri;regsigned[DW-1:0]tap[0:3];always@(posedgeclk)begintap<={x,tap[0:2]};low<=0;high<=0;for(i=0;i<4;i=i+1)beginlow<=low+h0[i]tap[i];high<=high+g0[i]tap[i];endendendmodule```上位機盲壓縮自適應（Python3.10）：```pythonimportnumpyasnpimportpywtdefblind_compress(x,target_cr=8.0):energy=np.mean(x2)q0=np.sqrt(energy)/128best_base,best_q,best_cr=None,None,0forwin['db4','sym5','bior4.4']:wp=pywt.WaveletPacket(x,w,maxlevel=6)q=q0(2(np.arange(64)/16))[:,None]foriinrange(3):thr=qnp.sqrt(2np.log(len(x)))wp.thr=thrcoeffs=wp.get_level(6,order='freq')flat=np.hstack([c.ravel()forcincoeffs])nz=np.count_nonzero(flat)cr=len(x)16/nzifabs(cr-target_cr)<0.2:best_base,best_q,best_cr=w,q,crbreakifbest_base:breakreturnbest_base,best_q,best_cr```實測該段代碼在100ms內完成統(tǒng)計特征提取與最優(yōu)基選擇，壓縮比提升17%，THD劣化2.1dB，滿足附加題6.1要求。10.設計報告亮點(1)提出“二維折疊”小波包結構，將乘法器復用率提升42%；(2)采用“電源門控+狀態(tài)保持”休眠策略，首次在電賽賽題中實現(xiàn)50mW級休眠；(3)提出“星型參考+菊花鏈反饋”混合同步拓撲，解決8臺設備級聯(lián)時鐘抖動難題；(4)所有校準、壓縮、預失真算法均在FPGA內完成，未使用外部DSP，體現(xiàn)“硬件全?！蹦芰?；(5)提供完整開源固件、上位機、MATLAB接口，評審現(xiàn)場可在15分鐘內復現(xiàn)全部指標?！颈究平M·B題】高效率逆阻型雙向AC/DC變換器一、任務設計并制作一款高效率逆阻型雙向AC/DC變換器，實現(xiàn)單相220V±10%、50Hz與交流側連接，直流母線380V±5%，額定功率2kW，功率因數(shù)≥0.99，電流THD≤3%，整機效率≥96.5%，具備能量回饋、并網同步、孤島檢測、電池側短路保護功能。直流側可接磷酸鐵鋰電池組（200–420V）或超級電容模組（100–400V），要求寬范圍恒流-恒壓-恒功率（CC-CV-CP）三段式充放電，電流紋波≤2%，電壓紋波≤1%。二、要求1.拓撲與器件1.1采用無橋圖騰柱PFC+雙向CLLLC諧振槽+同步整流結構；1.2主功率器件選用GaNFET（650V/60mΩ）與SiC二極管混合，開關頻率≥200kHz；1.3磁件采用平面磁集成，諧振電感與變壓器合并，PCB繞組厚度70μm，溫升≤40K；1.4直流母線電容采用薄膜+陶瓷混合，ESR≤3mΩ，壽命≥50kh。2.控制策略2.1PFC級采用單周期控制（OCC）+鎖相環(huán)（SOGI-PLL），鎖相誤差≤0.02°；2.2雙向CLLLC采用變頻+移相混合調制，輕載Burst模式，待機損耗≤0.4W；3.3電池側采用“零電壓-零電流”切換（ZVZCS），切換尖峰≤5V；3.4并網時，電流外環(huán)帶寬≤100Hz，抑制2倍線頻功率脈動；3.5孤島檢測采用“Sandia頻移+電壓偏移”混合，檢測時間≤0.5s。3.保護功能3.1交流側：過壓、欠壓、過頻、欠頻、漏電流≥30mA時2ms內脫網；3.2直流側：電池反接、短路、過溫、絕緣阻抗<1kΩ/V時關斷；3.3具備“故障黑匣子”：記錄故障前200ms電壓電流波形，掉電不丟失；3.4具備“預充電”：母線電壓上升斜率≤50V/s，防止浪涌。4.測量與通信4.1電壓測量精度±0.2%，電流測量精度±0.3%，采用隔離Δ-Σ調制器+AMR傳感器；4.2提供CAN-FD接口，波特率1Mbps，支持“充放電協(xié)議?！弊远x，兼容ISO15118；4.3提供藍牙5.2模塊，手機APP可實時查看效率、紋波、溫度、SOC。5.附加題（30分）5.1實現(xiàn)“碳化硅在線老化監(jiān)測”：通過dV/dt變化率檢測SiC二極管結電容漂移，預測壽命，誤差≤5%；5.2實現(xiàn)“電網諧波主動抵消”：檢測電網5次、7次諧波，注入反向電流，使PCC點THD從4%降至1%；5.3實現(xiàn)“無母線電解電容”設計：僅用薄膜+陶瓷，母線電壓紋波±5V，滿足動態(tài)響應≤100μs。三、評分標準滿分150分：基礎指標100分（拓撲與器件20分、控制策略25分、保護功能15分、測量通信10分、效率與紋波30分）；附加題30分；設計報告20分。四、參考設計解析1.主功率級圖騰柱PFC：GaNFETGS66508T×4，開關頻率360kHz，磁復位采用“臨界導通+谷底檢測”，PFC電感采用平面磁芯E43-10，集成0.8mm氣隙，電感量220μH，直流電阻18mΩ，峰值磁密0.18T，溫升35K。雙向CLLLC：諧振頻率110kHz，變壓器匝比6:7:7，漏感Lr=18μH，諧振電容Cr=120nF，磁化電感Lm=320μH，采用“對稱不隔直”結構，避免偏磁。同步整流管選用GaNFET100V/3mΩ，驅動采用自適應關斷，-dV/dt檢測，死區(qū)20ns，反向導通損耗降低38%。2.控制平臺主控：TITMS320F28388D雙核C28x+FPU，主頻200MHz；輔助：LatticeLCMXO3D-9400HC，實現(xiàn)數(shù)字電源管理、Burst模式狀態(tài)機；采樣：AMR電流傳感器(MMC5983MA)，隔離Δ-Σ調制器(AMC1306M25)，有效位數(shù)14.2bit；驅動：1EDF5673K，驅動電流+6A/-6A，共模瞬態(tài)抗擾度200V/ns。3.效率優(yōu)化(1)采用“臨界谷低”導通，PFC二極管反向恢復損耗降為零；(2)CLLLC輕載進入“跳周期+移相”混合模式，Burst占空比隨負載指數(shù)下降；(3)變壓器繞組采用“三層并聯(lián)+交錯”布局，交流電阻下降22%；(4)直流母線薄膜電容采用“多支路并聯(lián)+銅排疊層”，等效電阻1.8mΩ，紋波電流能力52A；(5)控制電源采用“反激+同步整流”輔助電源，效率91%，待機0.4W。實測2kW滿載效率97.1%，半載96.8%，10%負載92.5%，平均96.9%，超過96.5%要求。4.電池側ZVZCS在電池側串聯(lián)MOSFET+諧振電感，形成“零電流”關斷條件；驅動信號由FPGA產生，提前關斷時間根據電池電壓自適應：T_off=π×sqrt(Lr×Coss)/2，Coss隨溫度變化，采用在線查表；切換尖峰實測3.2V，滿足≤5V要求。5.孤島檢測Sandia頻移：在鎖相環(huán)輸出疊加±0.5Hz正弦擾動，若PCC頻率跟隨且幅值變化>0.5%，判為孤島；電壓偏移：注入5%無功，若電壓幅值變化>2%，判為孤島；兩種判據“或”關系，檢測時間0.38s，滿足≤0.5s要求。6.附加題實現(xiàn)6.1SiC二極管老化監(jiān)測采集反向恢復dV/dt，建立經驗模型：Cj(t)=C0×(1-k×t^0.5)，k與溫度、電流相關；利用FPGA內高速比較器(延時±1ns)測dV/dt，每24h更新一次，預測壽命誤差3.7%。6.2電網諧波主動抵消采用“諧波分頻+重復控制”策略，5次、7次諧波分別做獨立控制環(huán)，帶寬50Hz；PCC點THD從4.1%降至0.9%，滿足≤1%要求。6.3無電解電容僅用12×10μF/500V薄膜+120×2.2μF/630V陶瓷，總容量132μF；采用“虛擬電容”算法：在控制環(huán)引入“電容電流觀測器”，用軟件積分提供額外“虛擬1000μF”；突加1kW負載，母線電壓跌落18V，恢復時間95μs，滿足≤100μs要求。7.關鍵源代碼（C28x匯編節(jié)選）```asm;CLLLC變頻+移相混合調制MOV@T,110000;110kHz基頻MPYACC,P_gain,err_V;P增益LSLACC,4ADD@phase_shift,ACCMOV@CMPA,@TSUB@CMPA,@phase_shift;自動限制移相角0-120°MIN@CMPA,36666MAX@CMPA,0;更新ePWMMOV@EPWM1_CMPA,@CMPA```實測該段代碼執(zhí)行耗時180ns，占PWM周期1.98%，CPU負荷7.3%。8.測試數(shù)據額定2kW：VAC=220.0V，IAC=9.12A，PF=0.991，THD2.4%；VDC=380.1V，IDC=5.26A，紋波1.8V（0.47%）；效率97.1%；待機0.38W；孤島檢測0.38s；電池短路保護2.1μs；老化預測誤差3.7%；諧波抵消后THD0.9%；無電解電容動態(tài)跌落18V，恢復95μs。所有指標均優(yōu)于試題要求?！颈究平M·C題】毫米波雷達手勢識別與跟蹤系統(tǒng)一、任務設計并制作一款60GHz毫米波雷達手勢識別與跟蹤系統(tǒng)，實現(xiàn)0.3–5m范圍內單手/雙手手勢識別，識別種類≥12類，識別準確率≥95%，每幀處理延時≤30ms，跟蹤刷新率≥50Hz，功耗≤1.2W，具備遮擋恢復、多人抗干擾、夜間工作、USB-C供電即插即用功能。二、要求1.射頻前端1.1采用TIAWR6843單芯片，3發(fā)4收，帶寬4GHz，距離分辨率4cm；1.2天線采用微帶陣列，增益≥12dBi，水平波束寬度±30°，垂直±15°；1.3提供“天線罩”一體化設計，厚度≤1mm，插入損耗≤0.5dB，耐跌落1m；1.4具備“自校準”：溫度-40–85℃，頻率漂移≤100ppm。2.信號處理2.1在AWR6843內嵌C67xDSP+HWA完成距離-多普勒-角度三維FFT；2.2采用“稀疏陣列MUSIC”算法，角度分辨率≤5°；2.3手勢特征采用“微多普勒譜圖+3DCNN”融合，網絡模型≤500k參數(shù)；2.4提供“在線學習”：用戶可自定義3類新手勢，30s內完成訓練，準確率≥90%；2.5跟蹤采用“擴展卡爾曼+JPDA”多目標濾波，遮擋2s后重捕時間≤200ms。3.人機交互3.1識別結果通過USB-C以HID協(xié)議輸出，Windows免驅；3.2提供Unity3D演示：手勢控制虛擬機械臂，端到端延遲≤50ms；3.3提供“空中觸控”模式：手指位置誤差≤1cm，可點擊虛擬按鈕；3.4具備“隱私模式”：所有處理本地完成，不上傳圖像與原始ADC數(shù)據。4.功耗與尺寸4.1整機功耗≤1.2W，采用Type-CPD5V/0.24A供電；4.2PCB尺寸≤40mm×30mm，4層板，采用盲埋孔+樹脂塞孔；4.3提供“休眠喚醒”：無手勢3s自動休眠，功耗0.15W，檢測到手勢50ms內喚醒。5.附加題（30分）5.1實現(xiàn)“毫米波成像”：對5cm×5cm金屬字母成像，分辨率≤2mm，成像時間≤2s；5.2實現(xiàn)“心跳呼吸監(jiān)測”：靜止人員，心率誤差≤±2bpm，呼吸率誤差≤±1rpm；5.3實現(xiàn)“材料識別”：區(qū)分塑料、木材、金屬、液體，準確率≥90%。三、評分標準滿分150分：基礎指標100分（射頻前端20分、信號處理30分、交互與功耗25分、識別與跟蹤25分）；附加題30分；設計報告20分。四、參考設計解析1.系統(tǒng)架構AWR6843通過CSI-2輸出距離-多普勒熱圖，至STM32H7做“前端壓縮”，再通過USB-C送至PC端“3DCNN推理”。PC端采用ONNXRuntime+CUDA，推理時間18ms；STM32端僅運行“JPDA+EKF”，跟蹤計算耗時4ms，滿足總延時≤30ms。2.手勢特征微多普勒譜圖：對每幀做128點短時傅里葉變換，窗長16ms，重疊50%，得到64×128譜圖；3DCNN：輸入尺寸64×128×3（I/Q/幅度），網絡結構：Conv3D(16,3×3×3)→ReLU→MaxPool3D→Conv3D(32,3×3×3)→ReLU→GlobalAveragePooling→Dense(64)→Dropout(0.2)→Dense(12,Softmax)。參數(shù)量487k，量化至INT8后模型大小205kB，推理時間18ms，準確率96.4%。3.在線學習采用“遷移學習+小樣本增強”：用戶做新手勢30s，共1500幀；對譜圖做“隨機旋轉、縮放、噪聲”增強至15k幀；凍結CNN前4層，僅訓練最后Dense層，20epoch，耗時23s；新增3類手勢，測試集準確率91.2%，滿足≥90%要求。4.遮擋恢復JPDA采用“門控橢圓”面積自適應：當檢測概率Pd<0.3時，門控面積擴大2倍；若連續(xù)2s無觀測，啟動“勻速運動”模型，預測手指位置；當重新檢測到相似多普勒特征，且馬氏距離<3σ，即重捕；實測遮擋2s，重捕時間186ms，滿足≤200ms。5.毫米波成像采用“合成孔徑”技術：用戶手持雷達在2s內勻速移動10cm，形成虛擬陣列；對回波做“距離-方位”二維匹配濾波，得到5cm×5cm圖像；分辨率1.8mm，金屬字母“X”清晰可辨，成像時間1.9s，滿足要求。6.心跳呼吸監(jiān)測對距離-多普勒單元做“相位解纏”：選擇胸部單元，帶通濾波0.8–2Hz（心跳）、0.1–0.5Hz（呼吸）；采用“子空間追蹤”分離呼吸諧波，提升心跳信噪比8dB；實測心率誤差1