帶隙基準電路的設(shè)計摘要：隨著電子信息產(chǎn)業(yè)的蓬勃發(fā)展，集成電路在各領(lǐng)域的應(yīng)用也越來越廣泛，近年來，硅漂移探測器的讀出電子系統(tǒng)對于集成電路的性能也提出了更高的要求。帶隙基準作為一種為集成電路提供精準參考直流量的重要模塊，其性能好壞將直接影響到整個電路的運作，因此必須使用低溫漂、高電源電壓抑制比的基準電壓源提供基準電壓才能滿足讀出電子系統(tǒng)低噪穩(wěn)定的高性能要求。本文主要工作就是對帶隙基準電壓源的工作原理進行分析，并且基于Globalfoundry180nm工藝設(shè)計出一款在-40℃~120℃溫度范圍內(nèi)進行工作時，溫度系數(shù)為9.1ppM/℃，低頻工作時PSRR為94.8dB的低功耗帶隙基準電壓源。關(guān)鍵詞：帶隙基準電壓源；零溫度系數(shù)；運算放大電路DesignofBandgapReferenceCircuitAbstract：Withtherapiddevelopmentofelectronicinformationindustry,integratedcircuithasbeenwidelyusedinvariousfields.Inrecentyears,thereadoutelectronicsystemofsilicondriftdetectorhasputforwardhigherrequirementsfortheperformanceofintegratedcircuit.Asanimportantmodulethatprovidesaccuratereferencedirectflowforintegratedcircuits,bandgapreferencehasadirectimpactontheoperationofthewholecircuit.Therefore,itisnecessarytouseareferencevoltagesourcewithlowtemperaturedriftandhighvoltagesuppressionratiotoprovidereferencevoltagesoastomeetthehighperformancerequirementsoflownoiseandstabilityofthereadoutelectronicsystem.Themainworkofthispaperistoanalyzetheworkingprincipleofband-gapreferencevoltagesource,anddesignalow-powerband-gapreferencevoltagesourcewithatemperaturecoefficientof9.1ppM/℃andalow-frequencyPSRRof94.8dBwhenworkinginthetemperaturerangeof-40℃~120℃basedontheGlobalfoundry180nmprocess.Keywords：bandgapreferencevoltagesource;zerotemperaturecoefficient;operationalamplifiercircuit1緒論研究背景和意義在21世紀的電子信息時代里，物聯(lián)網(wǎng)和智能電子產(chǎn)業(yè)的飛速發(fā)展，推動了IC芯片在全球范圍內(nèi)的研究創(chuàng)新。隨著5G時代的到來，新一代電子產(chǎn)品的快速升級，對集成電路的性能提出了更高的要求，基準電壓源作為集成電路的基本模塊，其性能好壞將直接影響到整個電路的運行，因此研究和設(shè)計高性能的基準電壓源具有著非常重要的意義?；鶞孰妷涸茨茌敵龇€(wěn)定的電壓，為集成電路提供精準參考，保證其他模塊的正常工作，被廣泛用于各種高精度設(shè)備中。近年來，市場常見的基準電壓源有三種：二極管基準電壓源、齊納基準電壓源和帶隙基準電壓源[1]。隨著半導(dǎo)體技術(shù)的不斷提升，傳統(tǒng)的PMOS和NMOS工藝已經(jīng)不能滿足日益增長的高精度、小面積集成電路工藝板塊。新興的CMOS工藝能夠同時將PMOS器件和NMOS器件在同一襯底上制作[2]，提高集成電路的集成度，解決了傳統(tǒng)集成芯片速度慢、功耗高集成度低、抗干擾能力弱等問題。二極管基準電壓源和納基準電壓源雖也具有良好的穩(wěn)定性[3]。但相比之下，帶隙基準電壓源不僅能提供高穩(wěn)定性、高精度的參考電壓，還具有更高的電源電壓抑制比、更低的電流功耗等顯著優(yōu)點，同時也能更好的兼容標(biāo)準CMOS工藝，一直以來受到集成電路研究者的青睞。問世以來，帶隙基準電壓源憑借優(yōu)良的電路性能躋身電壓基準源的設(shè)計主流，但傳統(tǒng)的帶隙基準已難以滿足無人機、智能家電等高新電子技術(shù)發(fā)展對模擬集成電路越來越高的性能需求。本文基于現(xiàn)有集成電路高性能的市場需求及主流工藝對基準電壓源低溫漂高精度的要求，利用帶隙基準電壓源的正溫度系數(shù)電壓和負溫度系數(shù)電壓按比例相加的方法，從低溫漂入手，實現(xiàn)與溫度無關(guān)的電壓基準，在芯片內(nèi)部產(chǎn)生一個與溫度無關(guān)的精準的輸出電壓，從不同方面進行優(yōu)化，設(shè)計一款具有低功耗、低溫度系數(shù)、高穩(wěn)定性、高噪聲抑制比的帶隙基準電壓源。1.2國內(nèi)外的研究狀況和發(fā)展趨勢1.2.1國內(nèi)外的研究狀況電子設(shè)備的快速更新?lián)Q代，使得高性能的系統(tǒng)面臨巨大的挑戰(zhàn)與創(chuàng)新，作為集成電路的重要組成，基準電壓源的研究發(fā)展也緊跟時代變化。問世以來，基準電壓源的結(jié)構(gòu)歷經(jīng)多次改變，針對不同的應(yīng)用需要，研究者們不斷地做出改進，基準電壓源的設(shè)計也越來越成熟，下面是基準源的國內(nèi)外研究狀況。早在1964年，D.F.Hilbiber就提出了第一款基準源[4]。利用齊納二極管的溫度特性來實現(xiàn)提供穩(wěn)定參考。但齊納二極管具有高的擊穿電壓和溫度系數(shù)，難以滿足集成電路對低壓工作環(huán)境的需求，且長期工作穩(wěn)定性不好。直至1971年，RobertWidlar等人提出“帶隙基準源”的概念，利用雙極工藝將不同比例的負溫度系數(shù)電壓和正溫度系數(shù)電壓相加，得到具有低溫度系數(shù)的電壓基準[5]。這是最初的，也是最基本的帶隙基準源理論。隨后，基于Widlar的理論，KarelE.Kuijk和Brokaw先后提出兩種不同的基準電壓源[6,7]。利用運算放大器兩輸入端電壓鉗位的特點，大大提高了基準源的輸出精度；依據(jù)電阻溫度系數(shù)對輸出電壓的影響研究，改進電路結(jié)構(gòu)，消除基極電流的影響，進一步提高電壓精度。1979年，隨著G.Tzanateas等人提出了一種新的利用工作在亞閾值區(qū)的MOS管特性及工藝兼容的雙極型器件產(chǎn)生基準電壓的方法，打破傳統(tǒng)的帶隙基準源理論[8]。Tsividis和G.M.Meijier分別于1980年和1982年提出帶隙基準理論主要誤差及二階溫度補償方法[9,10]，極大降低了基準電壓源的溫度系數(shù)。1996年，F(xiàn)ilanovsky提出了一個理論，當(dāng)BJT內(nèi)流過一個與溫度相關(guān)的電流時，基射極電壓的線性會更明顯，帶隙基準源的溫度系數(shù)理論上可降低到0.2ppm/℃[11]。但實際仿真結(jié)果卻顯示，在-50℃~180℃范圍內(nèi)，3V的電源電壓下，溫度系數(shù)為8ppm/℃。1999年，Banba等人通過在運放的正負兩個輸入端接入相同大小的電阻，設(shè)計出了一種輸出電壓可調(diào)節(jié)的帶隙基準電壓源[12]。我國的集成電路產(chǎn)業(yè)起步雖晚，但在短短幾十年的發(fā)展中卻取得了不少的成就。很多學(xué)者也在帶隙基準領(lǐng)域做了很多研究，如2003年，東南大學(xué)的程劍平等人提出了一種輸出電壓低于1V的無電阻式CMOS帶隙基準電壓源，在電源電壓大幅度變化條件下輸出電壓的變化依舊低于11mV[13]。2013年程知群，徐延延等提出了結(jié)合自偏置共源共柵電流鏡以及適當(dāng)?shù)难a償電路、啟動電路，設(shè)計出一種高精度、低溫度系數(shù)的多輸出帶隙基準電路[14]。2018年，青東旭等人通過對基準源進行分段補償，獲得低溫漂系數(shù)，通過隔離運放輸出節(jié)點與電流鏡柵極，將電源電壓波動之間送至基準源反饋環(huán)路，使得電流鏡中電流保持不變，提高了電路的電源抑制比。電路仿真得-50~150℃溫度范圍內(nèi)，溫漂為2.27ppm/℃，在低頻下電源抑制比為83.6dB[15]?？梢钥闯鲈趪鴥?nèi)外學(xué)者的不懈努力下，基準電壓源適用的溫度范圍變寬，溫漂系數(shù)越來越低，低頻工作狀態(tài)下電源抑制比越來越高，輸出電壓的穩(wěn)定性和精度不斷提高，基準源的發(fā)展日趨完善。1.2.2發(fā)展趨勢隨著信息技術(shù)的發(fā)展進步，微電子器件的尺寸在不斷減小，高精度集成電路對基準源的設(shè)計要求也不斷提高。目前CMOS工藝以功耗低、較高的集成性以及容易設(shè)計等特點在電路產(chǎn)業(yè)中占據(jù)獨特的優(yōu)勢，所以帶隙基準電壓源的優(yōu)化主要致力于低溫度系數(shù)、高電源電壓抑制比、低電流功耗等高性能要求的CMOS帶隙基準電壓源。(1)低溫度系數(shù)：溫度系數(shù)對于高性能系統(tǒng)來說是至關(guān)重要的。傳統(tǒng)的帶隙基準電壓源采用一階溫度補償?shù)姆椒?，雖然實現(xiàn)一定的溫度補償，但晶體管的基射極電壓展開式中的高階溫度項，必須進行高階溫度補償才能得到低溫漂的電壓基準。常用高階溫度補償技術(shù)有：分段線性補償法、指數(shù)曲率補償法、不同電阻溫度系數(shù)補償法等。2011年JinghuLi等人采用了分段線性補償法設(shè)計的帶隙基準源實測溫漂值達8.9ppm/℃[16]。其相關(guān)曲率校正的比較，如表所示。表4曲率校正BGRS的比較分段線性補償法高階曲率補償法溫度范圍-40℃~110℃0℃~100℃功耗48μW46μW溫漂系數(shù)8.9ppm/℃5.3ppm/℃電源電壓1.2V2V電源抑制比(PSRR)-58dB-47dB(2)高電源電壓抑制比：在混合電路中，數(shù)字電路產(chǎn)生的噪聲會對整個電路模塊的性能產(chǎn)生不利的影響。電源電壓抑制比反映的就是電源噪聲對輸出電壓的造成影響，它是小信號電源電壓變化值與輸出參考電壓變化值的比，PSRR值越大，輸出電壓越精準。目前提高集成電路PSRR的方法有：RC濾波、提高電路中運算放大器的PSRR、預(yù)穩(wěn)壓技術(shù)、電壓負反饋等。2007年XuMin等人結(jié)合預(yù)穩(wěn)壓技術(shù)與電壓負反饋設(shè)計了一款基準源，仿真結(jié)果如圖所示[17]。低頻下的PSRR值為-110dB。圖PSRR仿真圖(3)低電流功耗：隨著電子器件逐步微型化發(fā)展，晶體管的特征尺寸在不斷縮小，這就意味著電路的工作電壓和電流功耗也必須減小。1999年Annema等人采用低帶隙電壓的DTMOS結(jié)構(gòu)代替?zhèn)鹘y(tǒng)帶隙基準源中的三極管，設(shè)計的基準源的工作電壓低至0.85V，功耗僅為1.2μW[18]。2006年Giuseppe等人設(shè)計的基準源工作電壓為0.9V，靜態(tài)電流僅為70nA[19]。1.3研究方法及工具概述本課題采用先設(shè)計運算放大電路，設(shè)置兩級放大滿足高增益的要求，通過理論計算和電路參數(shù)的反復(fù)仿真調(diào)試，得到預(yù)期的運算放大器，然后設(shè)計帶隙基準的核心電路和偏置電路，與運算放大器相結(jié)合在-40℃至120℃溫度范圍內(nèi)進行仿真調(diào)試，計算輸出電壓的溫度系數(shù)，添加啟動電路，保證帶隙基準的正常工作狀態(tài)，完善電路，最終得到溫度系數(shù)小于10ppm/℃，電流功耗在160μA以下的，輸出電壓精確在1.2V的帶隙基準電壓源。電子技術(shù)及集成電路設(shè)計的迅速發(fā)展得益于自動化的電子設(shè)計工具不斷發(fā)展進步。經(jīng)過多次的技術(shù)創(chuàng)新，從一二階段CAD、CAE到現(xiàn)在的第三階段EDA[20]，計算機輔助電子電路的設(shè)計效率大大提高，實現(xiàn)了電子電路設(shè)計真正的自動化，極大的促進了電子電路設(shè)計工藝的發(fā)展。本文使用的電路設(shè)計工具Candence

Virtuoso，是一種具有數(shù)模混合等多功能的EDA軟件。不僅能夠完成數(shù)字電路設(shè)計、模擬電路設(shè)計、數(shù)?；旌想娐吩O(shè)計，還在電路仿真、自動布局布線、版圖設(shè)計及驗證等方面具有絕對的優(yōu)勢，通過腳本語言驗證電路，其功能幾乎涵蓋電子電路設(shè)計的各個方面，因此得到電路設(shè)計者的喜愛和廣泛使用。設(shè)計軟件不的斷改進也加速了仿真器的開發(fā)工作，到目前為止，市場上的仿真器大致分為兩類：Fastspice仿真工具和Spice仿真工具。Fastspice仿真器使用啟發(fā)式算法，將電路切割劃分為若干個弱耦合的模塊，使用事件驅(qū)動法、同態(tài)和查表模型對電路進行求解，大大縮短了計算時間，適合精度要求不高的電路仿真。相比之下，Spice仿真器的收斂準則更加嚴格，不會對電路模型做簡化，采用求解全電路方程的方法[21]，提高了電路的仿真精度，缺點是仿真時間較長。本文使用的Spectre仿真器由Candence開發(fā)的高精度仿真器，能夠提供DC直流仿真、AC交流仿真、TRAN瞬態(tài)分析及同窗口打印分析圖表等功能，直觀反映電路狀態(tài)，利用較多計算時間點的特質(zhì)，實現(xiàn)電路的高精度仿真，成為集成電路的設(shè)計自動化發(fā)展道路上強有力的工具。1.4論文的主要內(nèi)容及結(jié)構(gòu)安排本文設(shè)計的基準源是基于傳統(tǒng)帶隙基準理論，主要針對溫漂系數(shù)、PSRR和電流功耗三個方面進行改進，得到性能優(yōu)良的帶隙基準電壓源。通過查閱文獻與期刊，了解帶隙基準電壓源的基本工作原理與設(shè)計思路，利用電流鏡及共源共柵結(jié)構(gòu)控制電路的電流功耗，不斷地調(diào)整改進電路結(jié)構(gòu)，最終設(shè)計出一款基準電壓源，并對其參數(shù)進行仿真，得到預(yù)期結(jié)果。本文的主要組成結(jié)構(gòu)如下：第1章為緒論，介紹研究基準電壓源的背景以及目前帶隙基準電壓源的發(fā)展?fàn)顩r，并給出研究本課題的意義。第2章為帶隙基準電壓源設(shè)計思路，主要介紹帶隙基準電壓源的正、負兩個溫度系數(shù)以及與溫度系數(shù)無關(guān)的輸出電壓的產(chǎn)生原理。第3章為帶隙基準電壓源的設(shè)計，主要介紹運算放大電路的設(shè)計與仿真、帶隙基準電壓源電路的設(shè)計與仿真以及優(yōu)化。第4章為總結(jié)，對本文全部工作進行最后總結(jié)2帶隙基準電壓源設(shè)計思路帶隙基準電壓源輸出的電壓基準量，是一種能夠建立起與溫度系數(shù)有特定關(guān)系的直流電壓量，且受電源電壓以及自身的工藝參數(shù)的影響較小。因此，本文設(shè)計帶隙基準電壓源通過選用具有正、負溫度系數(shù)電壓進行適當(dāng)比例疊加，最終實現(xiàn)零溫度系數(shù)，以滿足硅漂移探測器讀出電路對與溫度、電源電壓、以及工藝無關(guān)（PVT）的參考電壓的需求，同時產(chǎn)生精準的參考電流為系統(tǒng)的其他模塊提供電流偏置，降低噪聲，提高精度，完成電路信號準確讀出任務(wù)。2.1負溫度系數(shù)電壓的產(chǎn)生通常，PN型二極管的基極—發(fā)射極電壓具有負溫度系數(shù)，而單一的雙極器件滿足 (1)其中，，為玻爾茲曼常數(shù)；為飽和電流，，為少數(shù)載流子遷移率，為的本征載流子濃度；為集電極電流。其中，少數(shù)載流子遷移率和的本征載流子濃度與溫度系數(shù)有關(guān)，，；，此時的關(guān)系有： (2)由于為一比例系數(shù)值；為的帶隙能量，約為1.12eV；為求得基極—發(fā)射極電壓溫度系數(shù)，先假設(shè)保持不變，將(1)式關(guān)于進行求導(dǎo)得： (3)再將(2)對進行求導(dǎo)，移項合并整理得： (4)將兩式聯(lián)立有 (5)在給定溫度的情況下可以得到具有負溫度系數(shù)的基極—發(fā)射極電壓。當(dāng)三極管上的VBE=750mV，T=300K的時候，負溫度系數(shù)約為-1.5mV/K[22]。2.2正溫度系數(shù)電壓的產(chǎn)生圖2是一個典型的正溫度系數(shù)電壓產(chǎn)生電路，當(dāng)不同電流偏置下的兩個相同雙極型晶體管處于工作狀態(tài)時，兩晶體管的的差值能表現(xiàn)出正溫度系數(shù)。將兩個不同偏置電流同時輸入到Q1、Q2兩個參數(shù)完全相同()的晶體管集電極，流入集電極中的電流大小分別為和。不考慮基極電流對其造成的影響，所得的的差值為 (6)圖2正溫度系數(shù)電壓產(chǎn)生電路上一節(jié)中提到過，。將(6)式的方程兩邊關(guān)于進行求導(dǎo)可得 (7)通過上述即可得到與的特性、溫度無關(guān)的正溫度系數(shù)。在電路設(shè)計時，Q2通常會采用數(shù)個相同單元晶體管進行并聯(lián)以實現(xiàn)設(shè)計目標(biāo)。如圖2所示電路，當(dāng)Q2為m個單元晶體管并聯(lián)時，忽略基極電流對電路產(chǎn)生的影響。此時，所得的正溫度的系數(shù)為 (8)2.3帶隙基準電壓源產(chǎn)生及結(jié)構(gòu)2.3.1帶隙基準電壓源的產(chǎn)生原理利用上述具有正、負溫度系數(shù)的電壓，可設(shè)計出一個零溫度系數(shù)的基準，通常滿足以下公式： (9)其中是在不同電流密度下的兩個三極管的基射極電壓差值。由(9)式可知，要得到零溫度系數(shù)的電壓基準怎樣選取、的值就成了設(shè)計的關(guān)鍵。將的值定義為1，在室溫條件下，?Vbe/?T≈-1.5mV/K，?VT/?T≈+0.087mV/K，(9)式求偏導(dǎo)代入得，當(dāng)約為17.2時，即可滿足補償條件。此時得到零溫度基準為： (10)2.3.2帶隙基準電壓源的結(jié)構(gòu)傳統(tǒng)帶隙基準電壓源電路結(jié)構(gòu)如圖3所示。電路中R1與R2兩電阻值大小取值相等，Q2是由n個并列晶體管組成，Q1僅由單個晶體管構(gòu)成，同時加入帶有負反饋的運放A1強制將VX與VY兩電壓值相等。將流過電阻R3的電流值設(shè)為I，此時有： (11) (12)將(6)式代入(12)式中，并與(11)式聯(lián)立得 (13)圖3傳統(tǒng)帶隙基準電壓源電路由上述(10)式推論可知，當(dāng)X、Y兩點電壓持平時，此時的VY是一個與溫度系數(shù)無關(guān)的基準量。電路中VX與VY作為運放A1的正、負兩端的輸入驅(qū)動R1與R2兩電阻，并在運放的輸出端獲取基準電壓。此時流過Y側(cè)電路的電流大小為 (14)即此時得到的輸出電壓為 (15)將(14)式與(15)式聯(lián)立并化簡 (16)所以，電路設(shè)計時滿足不僅實現(xiàn)零溫度系數(shù)這一目標(biāo)，而且可以得到與電阻的溫度系數(shù)也沒有關(guān)系的輸出電壓，使結(jié)果更加精準。以上理論基于A1強制VX和VY兩電壓值完全相等，實際上我們知道，不對稱性會使得運放的輸出受到輸入失調(diào)的影響。運放的失調(diào)會造成譬如輸入電壓不為零時，輸出電壓卻存在的現(xiàn)象，引起輸出誤差。忽略運放失調(diào)對Q1、Q2集電極電流的影響，假設(shè)IC1≈IC2，當(dāng)A1很大的時候，這種誤差造成的影響可以被量化為Vbe1-VOS≈Vbe1+IC2R3，如圖4所示。Q2的集電極電流IC2為 (17)輸出電壓相應(yīng)為 (18)將(17)式代入(18)式中，整理得 (19)圖4帶隙基準電壓源中運放失調(diào)的影響對比(16)式可知，失調(diào)電壓被放大了1+R2/R3倍，在輸出電壓中引起誤差，失調(diào)電壓VOS本身與溫度的相關(guān)性，會進一步增大輸出電壓的溫度系數(shù)，降低帶隙基準電壓源的精度。根據(jù)公式(19)，采取一定措施，如增大n值或串聯(lián)三極管等方法，來減小運放失調(diào)所造成的誤差也是電路設(shè)計的必要部分。3帶隙基準電壓源的設(shè)計上圖3所示傳統(tǒng)帶隙基準電壓源結(jié)構(gòu)利用運放鉗位三極管的集電極電壓，來獲得負溫度系數(shù)和正溫度系數(shù)的疊加，電路中不存在電流鏡，很難控制基準的電流功耗，此外這種結(jié)構(gòu)的電流無法提供電流偏置，輸出的基準只能約為1.2V，為了克服以上缺點，本設(shè)計采用了低壓電流模帶隙基準結(jié)構(gòu)，本章將對低壓帶隙電流?；鶞实脑敿氃O(shè)計進行介紹。3.1設(shè)計指標(biāo)本論文將設(shè)計的帶隙基準將用于SDD探測器信號讀出電路，提供一個1.2V基準電壓，以及穩(wěn)定的電流偏置，具體的設(shè)計指標(biāo)如表1所示表1帶隙基準設(shè)計指標(biāo)參數(shù)技術(shù)指標(biāo)電源電壓3.3V輸出基準電壓1.2V電流功耗<200μA溫度范圍-40℃~120℃溫漂<30ppm電源抑制比(PSRR)>60dB3.2低壓電流模帶隙基準分析圖5為低壓電流模帶隙基準電路示意圖，電路中PNP三極管Q1和Q2的基極和集電極短接到地，可以看成兩個二極管，其基極發(fā)射極電壓Vbe溫度系數(shù)為：(17)其中，m≈-3/2，Eg≈1.2eV，可以看出，其溫度系數(shù)與溫度T以及基極發(fā)射極電壓Vbe值都有關(guān)，通常一階補償帶隙基準的設(shè)計都是通過補償一個溫度點下溫度系數(shù)來減小所有溫度點下的溫度相關(guān)性，在室溫下，Vbe的溫度系數(shù)約為-1.5mV/K，為負溫度系數(shù)電壓。正溫度系數(shù)的電壓可以通過兩個不同電流密度的三級管電壓差得到，在圖中，R3和R2的電阻值相等，M3和M4的尺寸相同，所以通過Q1和Q2三極管的電流相同，Q2的面積為Q1的n倍，在本設(shè)計中n取8，那么Q1和Q2的基極發(fā)射極電壓差ΔVbe=VTln8，其溫度系數(shù)為：(18)圖5低壓電流模帶隙基準電路示意圖由于運算放大器的鉗位功能，Ve,Q1=VR2=VR3=VR1+Vb,Q2，那么(19)對式(19)求導(dǎo)可得：(20)將R2和R3的電阻值設(shè)計為R1阻值的大約8.3倍，即可使得M1和M2的電流溫度系數(shù)在室溫時為零，當(dāng)然以上計算均為估算，具體的零溫度系數(shù)點必須通過R1~R3的細調(diào)才能得到，通過增大R2,3可以減小負溫度系數(shù)，增大R1可以減小正溫度系數(shù)，最終達到正負溫度系數(shù)在仿真溫度范圍內(nèi)的一個平衡狀態(tài)，通過M3鏡像IM1,2電流加載在R4上就可以得到基準電壓，最終的基準電壓表達式為：(21)只需選取合適R4電阻就可以得到需要的基準電壓，此外可以通過電流鏡鏡像M3和M4的電流，來得到基準電流。3.3運算放大器設(shè)計與仿真運算放大器是帶隙基準中最重要的模塊，運算放大器將會對帶隙基準輸出精度、電源抑制比、噪聲等指標(biāo)產(chǎn)生直接的影響，此外，若沒有小心設(shè)計運算放大器可能會出現(xiàn)穩(wěn)定性的問題，進而引起整個電路振蕩，本節(jié)將詳細介紹運算放大器的設(shè)計與仿真。3.3.1兩級運算放大器單級的五管放大器增益較小，不能滿足帶隙基準電路對運放增益的要求，所以本設(shè)計采用兩級運算放大器，第一級為五管運放，第二級為共源放大器，兩級運算放大器電路示意圖如下圖所示，其中PS為電流鏡電壓偏置，IN為運算放大器反向輸入端，IP為運算放大器正向輸入端，OUT為運算放大器輸出端。圖兩級運算放大電路示意圖首先分析第一級五管運算放大器，如下圖所示，M7為PMOS電流源，提供約20μA的偏置電流，M1與M2以及M3與M4尺寸相同，那么第一級五管運算放大器的輸出電阻為：(22)其中ro1,2和ro3,4分別為M1/M2以及M3/M4的小信號電阻，那么第一級五管放大器的增益為：(23)其中Av1為第一級運算放大器增益，gm1,2為輸入管M1和M2的跨導(dǎo)，該增益引入的極點角頻率為：(24)其中C1為第一級放大器輸出對地寄生電容，其大小取決于M2和M4以及后級M5的管子的尺寸，尺寸越大，C1越大。圖第一級五管放大器電路示意圖分析第二級共源放大器大器，如圖所示，該級放大器以MOS電流源作為負載，其輸出電阻為：(25)那么第二級放大器的增益為：(26)第二級放大器極點角頻率為：(27)其中g(shù)m5為M5的跨導(dǎo)，C2為第二級放大器輸出點寄生電容，電容值取決于M5和M6的MOS管尺寸，那么可以得出整個兩級運算放大器的增益為：(28)那么兩級運算放大器的開環(huán)傳輸函數(shù)為：(29)圖第二級共源放大器電路示意圖不難看出，兩級放大器的開環(huán)傳輸函數(shù)兩個極點相近，那么其穩(wěn)定將會很差，接下來對兩級運算放大器進行交流仿真，將運算放大器接成單位增益負反饋模式，仿真電路圖如圖所示，圖中C0為運算放大器的負載電容，為1pF，C1和L0組成LC濾波器用來隔離輸出信號反饋進入反向輸入端，大小分別為10nF和10GH，電壓源V5用來提供直流輸入電壓，大小為1.5V。圖兩級運算放大器交流仿真圖圖兩級運算放大器交流仿真波特圖交流仿真結(jié)果如圖所示，可以看到兩級運算放大器的直流增益約為83dB，3dB帶寬約為109kHz，但相位裕度極差，約為-180deg，環(huán)路不穩(wěn)定，若要保證環(huán)路穩(wěn)定，必須對兩級放大器進行頻率補償，但這將會大大的犧牲放大器的帶寬，所以在本設(shè)計中為了優(yōu)化運算放大器，采用另外一種運算放大器架構(gòu)-全對稱跨導(dǎo)運算放大器，這種架構(gòu)的放大器只有一個增益級，但是可以實現(xiàn)與兩級運算放大器相同數(shù)量級的直流增益并且只存在一個極點，不會有復(fù)雜的頻率響應(yīng)而導(dǎo)致電路不穩(wěn)定。3.3.2全對稱跨導(dǎo)運算放大器圖全對稱跨導(dǎo)運算放大器電路示意圖全對稱運算跨導(dǎo)放大器電路示意圖如圖所示，放大器由兩級組成，第一級為跨導(dǎo)級，由M1~M6和M15~M16組成，將差分輸入信號轉(zhuǎn)換為電流信號，第二級為增益級，由M7~M14組成，將跨導(dǎo)級轉(zhuǎn)化的電流信號倍乘至輸出級，加載在輸出負載上，倍乘倍數(shù)為k=M7,8/M5,6，全對稱跨導(dǎo)運算放大器的輸出電阻為：(30)全對稱跨導(dǎo)運算放大器的增益為：(31)在這里，我們?nèi)=1，全對稱跨導(dǎo)運算放大器的極點角頻率為：(32)整個運算放大器只有一個主極點，因此具有良好的穩(wěn)定性和較高的相位裕度，增益與上文兩級運算放大器相當(dāng)，采用與上文類似的交流仿真方法，可以得到全對稱跨導(dǎo)運算放大器的交流仿真波特圖，如圖所示，可以看到改放大器的直流增益為78.8dB，開環(huán)3dB帶寬為2kHz，相位裕度為75.2deg，環(huán)路穩(wěn)定，與兩級運算放大器比較，全對稱跨導(dǎo)運算放大器增益與其相當(dāng)，但是相位裕度遠大于兩級運算放大器，所以全對稱運算跨導(dǎo)放大器是比較帶隙基準電路中比較理想的運算放大器架構(gòu)。本論文設(shè)計的全對稱運算跨導(dǎo)放大器電路各個器件的參數(shù)如表所示。圖全對稱運算跨導(dǎo)放大器交流仿真波特圖表全對稱跨導(dǎo)放大器器件參數(shù)名稱類型W(μm)L(μm)MultiplierM1、M2PMOS411M3、M4、M9、M10NMOS212M5~M8PMOS211M11、M12PMOS412M13、M14PMOS422M15PMOS424M16PMOS4143.4帶隙基準電路設(shè)計圖帶隙基準電路示意圖前述圖1所示的帶隙基準電壓源，電流鏡采用單個MOS管，所以對電源電壓波動的抑制效果較差，并且電流鏡像不準，本論文為了提高電源抑制比，采用共源共柵電流鏡，電路圖如圖所示，其中M1~M4和PD做電壓偏置的PMOS管為共源共柵電流鏡，各個電流鏡電流相等，放大器A為全對稱跨導(dǎo)運算放大器，VREF為輸出基準電壓，IREF為輸出基準電流，Q1和Q2為三極管，其中Q2的面積是Q1的8倍，各個器件的參數(shù)如表所示。表帶隙基準電路器件參數(shù)表名稱類型W(μm)L(μm)MultiplierTotalR(kΩ)M1~M4PMOS4210-PDPMOS4110-Q1PNP551-Q2PNP5524-R3PPOLYF21019.29R1、R2PPOLYF54.79R4PPOLYF54.513.4.1直流溫漂仿真圖為帶隙基準電路的直流溫漂仿真電路圖，其中vdd為3V，vss為地，bg_top_hzr為本論文設(shè)計的帶隙基準電路頂層，R0電阻為50kΩ，vref為輸出基準電壓，iref為輸出基準電流，仿真溫度范圍：-40℃~120℃。圖帶隙基準電路的直流溫漂仿真電路圖圖帶隙直流溫漂仿真曲線圖為電壓帶隙基準源的輸出基準電壓溫漂仿真曲線，橫坐標(biāo)為溫度，縱坐標(biāo)為輸出基準電壓vref，可以看到，溫度從-40℃變化至120℃時，輸出電壓變化最大為1.76mV，基準電壓溫漂系數(shù)公式為：(33)其中Vmax和Vmin分別為最大和最小輸出基準電壓值，Vmean為輸出基準電壓平均值，可以看到本論文電路輸出最大電壓約為1.2V，最小電壓約為1.1985V，那么根據(jù)上式可以計算出本論文設(shè)計的帶隙基準溫漂大約為9.1ppm。3.4.2帶隙基準環(huán)路穩(wěn)定性仿真圖帶隙基準環(huán)路穩(wěn)定性仿真圖圖所示的帶隙基準存在正負反饋環(huán)路，因此，若運算放大器沒有良好設(shè)計，可能會導(dǎo)致環(huán)路穩(wěn)定的問題[23]，接下來對設(shè)計好的帶隙基準電路進行環(huán)路穩(wěn)定性仿真，仿真電路圖如圖所示，在反饋環(huán)路中運算放大器的輸出端添加激勵iprobe，進行穩(wěn)定性仿真可以得到帶隙基準環(huán)路響應(yīng)波特圖，如圖所示，其中藍色曲線為相位隨頻率變化曲線，紅色曲線為增益隨頻率變化曲線，整個帶隙基準的反饋環(huán)路相位裕度約為54.9deg，電路是穩(wěn)定的。圖帶隙基準環(huán)路響應(yīng)波特圖3.4.3帶隙基準電源抑制比仿真以及功耗仿真電源抑制比指的是帶隙基準輸出電壓抵抗電源波動影響的能力，即電源電壓變化單位電壓時，此時輸出帶隙基準的相對于正常電源電壓時的變化量。當(dāng)然，電源電壓的波動在所有頻率上都是，所以不能單單以直流仿真來確定電源抑制比，而應(yīng)該進行交流仿真，仿真方法是在電源電壓vdd上施加交流電壓，觀察輸出基準電壓，圖為帶隙基準電源抑制比仿真曲線，可以看到帶隙基準輸出電壓在低頻的PSRR高達94.8dB，隨著頻率的升高，PSRR逐漸下降，但一直到1M頻率處，電路仍然擁有良好的電源抑制效果。圖電源抑制比仿真曲線圖所帶隙基準電路直流功耗仿真圖，可以看到可以看到整個電源和地過的電流為153μA，那么帶隙基準電路消耗的直流功耗為153μA。圖帶隙基準電路功耗仿真圖4結(jié)論與展望集成電路的飛速發(fā)展，給基準電壓源的技術(shù)創(chuàng)新和性能提出了更高的要求。高性能帶隙基準電路無論從匹配度或是良好性能特點來講，都占據(jù)著國內(nèi)外集成領(lǐng)域的重要位置。本文從傳統(tǒng)帶隙基準理論出發(fā)，基于Globalfoundry180nm工藝，設(shè)計了一款可用于高穩(wěn)定性、高精度讀出電路的帶隙基準電壓源。本文主要研究內(nèi)容如下：1)簡單介紹帶隙基準國內(nèi)外的發(fā)展現(xiàn)狀及使用工具，詳細介紹帶隙基準源設(shè)計的理論依據(jù)和傳統(tǒng)帶隙基準電壓源的電路架構(gòu)，分析了核心運放失調(diào)的理論誤差。2)運算放大器是帶隙基準設(shè)計的核心部分，其性能好壞將直接影響帶隙基準的輸出精度、PSRR、噪聲指標(biāo)等。第一次設(shè)計時采用五管運放-共源兩級放大器，交流仿真結(jié)果顯示，雖實現(xiàn)大的直流增益83dB，但相位裕度差，導(dǎo)致環(huán)路不穩(wěn)定。因此，第二次使用了只有一級增益的全對稱跨導(dǎo)運算放大結(jié)構(gòu)，電路只有一個主極點，相位裕度為75.2deg，保證了環(huán)路的穩(wěn)定性，同時直流增益可達到78.8dB，滿足了帶隙基準大增益的需求。3)依據(jù)讀出電路的設(shè)計指標(biāo)，基于傳統(tǒng)低壓帶隙基準電路結(jié)構(gòu)原理，采用共源共柵結(jié)構(gòu)，控制鏡像電流精準度，利用核心運放良好的穩(wěn)定性，通過正負反饋環(huán)路，提高了基準源的PSRR，優(yōu)化了各性能參數(shù)。4)使用CadenceSpectre仿真器對設(shè)計的帶隙基準電路在-40℃~120℃溫度范圍內(nèi)進行直流溫漂、環(huán)路穩(wěn)定性、電源抑制比仿真等關(guān)鍵性參數(shù)的計算分析，得到綜合性能優(yōu)良的高精度帶隙基準電壓源。仿真結(jié)果如下表所示。表帶隙基準技術(shù)指標(biāo)參數(shù)技術(shù)指標(biāo)電源電壓3.3V輸出基準電壓1.2V電流功耗153μA溫度范圍-40℃~120℃溫漂9.1ppm電源抑制比(PSRR)94.8dB經(jīng)過本次帶隙基準電壓源的設(shè)計學(xué)習(xí)，對基準源的理論知識有了更加深入的了解，參考前人的研究成果，設(shè)計出適用于讀出電路的高精度、低溫漂、低噪聲帶隙基準電壓源，學(xué)習(xí)電路設(shè)計及仿真工具的使用，完成電路的仿真分析，最終達到預(yù)期設(shè)計目標(biāo)。但由于本人的設(shè)計經(jīng)驗有限，只涉及帶隙基準及其核心運放的設(shè)計，希望今后在高精度帶隙基準源的研究中，對集成電路的相關(guān)原理有更加全面的認識，進一步提升電路設(shè)計的能力，學(xué)會基準源的版圖設(shè)計，更好的完成集成電路設(shè)計任務(wù)。

參考文獻[1]王彬.低壓帶隙基準源的設(shè)計[D].河北大學(xué),2018.[2]畢波.一種CMOS帶隙基準電壓源的設(shè)計與仿真[D].湖南大學(xué),2016.[3]連天培.CMOS帶隙基準電壓源的研究與設(shè)計[D].廣西師范大學(xué),2018.[4]DFHILBIBER.ANewSemiconductorVoltageSource[J].ISSCCDig.ofTech.1964,32-33.[5]R.J.Widlar,"NewdevelopmentsinICvoltageregulators,"inIEEEJournalofSolid-StateCircuits,vol.6,no.1,pp.2-7,Feb.1971,doi:10.1109/JSSC.1971.1050151.[6]K.E.Kuijk,"Aprecisionreferencevoltagesource,"inIEEEJournalofSolid-StateCircuits,vol.8,no.3,pp.222-226,June1973,doi:10.1109/JSSC.1973.1050378.[7]A.P.Brokaw,"Asimplethree-terminalICbandgapreference,"inIEEEJournalofSolid-StateCircuits,vol.9,no.6,pp.388-393,Dec.1974,doi:10.1109/JSSC.1974.1050532.[8]G.Tzanateas,C.A.T.SalamaandY.P.Tsividis,"ACMOSbandgapvoltagereference,"inIEEEJournalofSolid-StateCircuits,vol.14,no.3,pp.655-657,June1979,doi:10.1109/JSSC.1979.1051234.[9]TsividisYP.Accurateanalysisoftemperatureeffectsini/subc/v/subbe/characteristicswithapplicationtobandgapreferencesources[J].IEEEJournalofSolid-StateCircuits,1980,15(6):1076-1084.[10]MeijerGCM,SchmalePC,VanZalingeK.Anewcurvature-correctedbandgapreference[J].IEEEJournalofSolid-StateCircuits,1982,17(6):1139-1143.[11]I.M.FilanovskyandYiuFaiChan,"BiCMOScascadedbandgapvoltagereference,"Proceedingsofthe39thMidwestSymposiumonCircuitsandSystems,Ames,IA,USA,1996,pp.943-946vol.2,doi:10.1109/MWSCAS.1996.588110.[12]H.Banbaetal.,"ACMOSbandgapreferencecircuitwithsub-1-Voperation,"inIEEEJournalofSolid-StateCircuits,vol.34,no.5,pp.670-674,May1999,doi:10.1109/4.760378.[13]程劍平,朱卓婭,魏同立.輸出電壓低于1V的無電阻CMOS帶隙基準電壓源(英文)[J].JournalofSoutheastUniversity(EnglishEdition),2003(04):317-319.[14]程知群,徐延延.一種高精度低溫漂帶隙基準源的設(shè)計[J].杭州電子科技大學(xué)學(xué)報,2013,33(1):1-4.[15]青旭