任務(wù)8.4存儲(chǔ)器芯片的應(yīng)用復(fù)習(xí)：任務(wù)8.3常用RAM電路的結(jié)構(gòu)特點(diǎn)和使用方法1.RAM電路的基本原理2.SRAM電路的特點(diǎn)3.DRAM電路的特點(diǎn)任務(wù)8.4.1存儲(chǔ)器構(gòu)成邏輯電路任務(wù)8.4.2存儲(chǔ)器的擴(kuò)展方法任務(wù)8.4存儲(chǔ)器芯片的應(yīng)用任務(wù)8.4.3可編程邏輯器件任務(wù)8.4.1存儲(chǔ)器構(gòu)成邏輯器件

一、存儲(chǔ)器的功能二、用ROM實(shí)現(xiàn)組合邏輯函數(shù)

三、存儲(chǔ)器構(gòu)成碼數(shù)轉(zhuǎn)換器四、存儲(chǔ)器構(gòu)成信號(hào)發(fā)生器一、存儲(chǔ)器的功能存儲(chǔ)器不僅可以用來存放二進(jìn)制信息，還可以實(shí)現(xiàn)代碼的轉(zhuǎn)換、函數(shù)運(yùn)算、時(shí)序控制以及構(gòu)成各種波形的信號(hào)發(fā)生器等。ROM可以用來實(shí)現(xiàn)各種組合邏輯函數(shù)。二、用ROM實(shí)現(xiàn)組合邏輯函數(shù)二、用ROM實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)函數(shù)邏輯圖三、存儲(chǔ)器構(gòu)成碼數(shù)轉(zhuǎn)換器例：用PROM組成一個(gè)碼制轉(zhuǎn)換器，把8421BCD碼轉(zhuǎn)換成格雷碼。四、存儲(chǔ)器構(gòu)成信號(hào)發(fā)生器例：用ROM（2716)可構(gòu)成信號(hào)發(fā)生器。將各種復(fù)雜的電壓波形、如三角波、正弦波等數(shù)據(jù)存2716，再周期性地順序取出某一波形的數(shù)據(jù)，即可獲得這種波形。2716引腳功能：任務(wù)8.4.2存儲(chǔ)器的擴(kuò)展方法

一、擴(kuò)展方法二、位擴(kuò)展

三、字?jǐn)U展一、擴(kuò)展方法一片RAM的存儲(chǔ)容量是一定的。在數(shù)字系統(tǒng)或計(jì)算機(jī)中，單個(gè)芯片往往不能滿足存儲(chǔ)容量的需求，可以將若干個(gè)存儲(chǔ)器芯片組合起來，擴(kuò)展成大容量的存儲(chǔ)器，從而滿足使用要求。擴(kuò)展方法分為兩種：1、位擴(kuò)展2、字?jǐn)U展二、位擴(kuò)展位擴(kuò)展是將多片同一容量的存儲(chǔ)器擴(kuò)展為同一容量存儲(chǔ)位更多的存儲(chǔ)區(qū)，如可以使用2片1024x4的存儲(chǔ)器位擴(kuò)展成片1024x8的存儲(chǔ)器。在進(jìn)行位擴(kuò)展時(shí)，將地址線并聯(lián)到兩塊存儲(chǔ)器的地址總線引腳上，以實(shí)現(xiàn)統(tǒng)一尋址。8位數(shù)據(jù)線分成兩組4路分別連接到兩個(gè)不同1024x4存儲(chǔ)器的數(shù)據(jù)總線引腳上。這樣8位數(shù)據(jù)的高4位與低4位分別存入兩個(gè)不同4位存儲(chǔ)器，完成8位數(shù)據(jù)的存儲(chǔ)功能。二、位擴(kuò)展例：試將4片2114A擴(kuò)展成16位的存儲(chǔ)器.三、字?jǐn)U展字?jǐn)U展是使用多片容量較小的存儲(chǔ)器統(tǒng)一擴(kuò)展成容量較大的存儲(chǔ)區(qū)如可以將兩片1024線的存儲(chǔ)器擴(kuò)展成2048x4的存儲(chǔ)器,連接時(shí)要注意：2K地址總線有11位，而1K存儲(chǔ)器地址總線有10位。所以需要將2K地址總線的最高位作為片選控制信號(hào)連接到存儲(chǔ)器上，以利用地址線的0、1不同完成對(duì)不同存儲(chǔ)器的選擇，而低10位的地址總線與4位數(shù)據(jù)總線要以并聯(lián)方式同時(shí)連接到兩片不同存儲(chǔ)器上，以實(shí)現(xiàn)對(duì)兩片存儲(chǔ)器的讀取。三、字?jǐn)U展例：試將256x4存儲(chǔ)器擴(kuò)展成1024x4存儲(chǔ)器。任務(wù)8.4.3可編程邏輯器件

一、PLD的結(jié)構(gòu)二、PROM的結(jié)構(gòu)

三、可編程邏輯陣列的結(jié)構(gòu)

四、可編程邏輯器件的應(yīng)用一、PLD的結(jié)構(gòu)二、PROM的結(jié)構(gòu)三、可編程邏輯陣列的結(jié)構(gòu)1、在ROM中,與陣列是全譯碼方式,對(duì)于大多數(shù)邏輯函數(shù)而言,并不需要使用輸入變量的全部乘積項(xiàng),當(dāng)函數(shù)包含較多的約束項(xiàng)時(shí),許多乘積項(xiàng)是不可能出現(xiàn)的。這樣,由于不能充分利用ROM的與陣列而會(huì)造成硬件的浪費(fèi)。2、定義：可編程邏輯陣列（ProgrammableLogicArray,PLA）是處理邏輯函數(shù)的一種更有效的方法,其結(jié)構(gòu)與ROM類似,但它的與陣列是可編程的,且使用了部分譯碼方式,只產(chǎn)生函數(shù)所需要的乘積項(xiàng).或陣列也是可編程的,它選擇所需要的乘積項(xiàng)來完成或功能。其在輸出端產(chǎn)生簡化的函數(shù)與或表達(dá)式,工作速度快,節(jié)省硬件資源。三、可編程邏輯陣列的結(jié)構(gòu)三、可編程邏輯陣列的結(jié)構(gòu)四、可編程邏輯器件的應(yīng)用例：本課小結(jié)