任務(wù)一二進(jìn)制計(jì)數(shù)器１.異步二進(jìn)制計(jì)數(shù)器在前面觸發(fā)器的學(xué)習(xí)中已知，Ｔ′觸發(fā)器是翻轉(zhuǎn)型觸發(fā)器，即輸入一個(gè)ＣＰ脈沖，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次。如果Ｔ′觸發(fā)器初始狀態(tài)為０，則在逐個(gè)輸入ＣＰ脈沖時(shí)，其輸出狀態(tài)就會(huì)由０→１→０→１不斷變化。這樣一個(gè)觸發(fā)器就能表示一位二進(jìn)制數(shù)的兩種狀態(tài)，兩個(gè)觸發(fā)器就能表示兩位二進(jìn)制數(shù)的４種狀態(tài)，ｎ個(gè)觸發(fā)器就能表示ｎ位二進(jìn)制數(shù)的２ｎ種狀態(tài)，即能計(jì)２ｎ個(gè)數(shù)。此時(shí)稱觸發(fā)器工作在計(jì)數(shù)狀態(tài)，即由觸發(fā)器輸出狀態(tài)的變化，可以確定ＣＰ脈沖的個(gè)數(shù)。如圖２－２所示，為由四個(gè)下降沿觸發(fā)的ＪＫ觸發(fā)器構(gòu)成的四位異步二進(jìn)制加法計(jì)數(shù)器電路，其最低位觸發(fā)器ＦＦ０的時(shí)鐘脈沖輸入端接計(jì)數(shù)脈沖ＣＰ，其他觸發(fā)器的時(shí)鐘脈沖接相鄰低位觸發(fā)器的輸出Ｑ。下一頁返回任務(wù)一二進(jìn)制計(jì)數(shù)器當(dāng)一個(gè)計(jì)數(shù)脈沖ＣＰ下降沿到來時(shí)，觸發(fā)器ＦＦ０的狀態(tài)翻轉(zhuǎn)一次；當(dāng)Ｑ０由１變?yōu)椋皶r(shí)，即輸入一個(gè)下降沿給ＦＦ１的時(shí)鐘脈沖，觸發(fā)器ＦＦ１的狀態(tài)翻轉(zhuǎn)一次；當(dāng)Ｑ１由１變?yōu)椋皶r(shí)，即輸入一個(gè)下降沿給ＦＦ２的時(shí)鐘脈沖，觸發(fā)器ＦＦ２的狀態(tài)翻轉(zhuǎn)一次；當(dāng)Ｑ２由１變?yōu)椋皶r(shí)，即輸入一個(gè)下降沿給ＦＦ３的時(shí)鐘脈沖，觸發(fā)器ＦＦ３的狀態(tài)翻轉(zhuǎn)一次。可見，逐個(gè)輸入ＣＰ脈沖時(shí)，計(jì)數(shù)器的狀態(tài)按Ｑ３Ｑ２Ｑ１Ｑ０＝００００→０００１→００１０→００１１→０１００→０１０１→０１１０→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１０→１１１１的規(guī)律變化。當(dāng)輸入第１６個(gè)ＣＰ脈沖時(shí)，計(jì)數(shù)狀態(tài)由１１１１→００００，完成一個(gè)計(jì)數(shù)周期。上一頁下一頁返回任務(wù)一二進(jìn)制計(jì)數(shù)器四位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表如表２－１所示。異步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖２－３所示，時(shí)序圖如圖２－４所示。２.同步二進(jìn)制計(jì)數(shù)器如圖２－５所示，為由４個(gè)下降沿觸發(fā)的ＪＫ觸發(fā)器構(gòu)成的四位同步二進(jìn)制加法計(jì)數(shù)器電路。圖中４個(gè)ＪＫ觸發(fā)器采用同一計(jì)數(shù)脈沖ＣＰ。上一頁返回任務(wù)二十進(jìn)制計(jì)數(shù)器１.異步十進(jìn)制計(jì)數(shù)器８４２１ＢＣＤ碼異步十進(jìn)制加法計(jì)數(shù)器電路如圖２－６所示。由圖２－６，寫出８４２１ＢＣＤ碼異步十進(jìn)制加法計(jì)數(shù)器的驅(qū)動(dòng)方程為上一頁下一頁返回任務(wù)二十進(jìn)制計(jì)數(shù)器設(shè)計(jì)數(shù)器初始狀態(tài)為００００，代入上述狀態(tài)方程進(jìn)行計(jì)算，得十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表如表２－２所示。由狀態(tài)轉(zhuǎn)換表可知，８４２１ＢＣＤ碼異步十進(jìn)制加法計(jì)數(shù)器只用了００００～１００１這１０種有效狀態(tài)，其余１０１０～１１１１的６個(gè)狀態(tài)是無效狀態(tài)，即該電路具有自啟動(dòng)能力。８４２１ＢＣＤ碼異步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖２－７所示，時(shí)序波形如圖２－８所示。２.同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器電路如圖２－９所示。由圖２－９，寫出同步十進(jìn)制加法計(jì)數(shù)器的驅(qū)動(dòng)方程為上一頁下一頁返回任務(wù)二十進(jìn)制計(jì)數(shù)器根據(jù)狀態(tài)方程可列出狀態(tài)轉(zhuǎn)換表，同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表同表２－２，狀態(tài)轉(zhuǎn)換圖同圖２－７，時(shí)序圖同圖２－８。上一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用中規(guī)模集成計(jì)數(shù)器有二進(jìn)制、十進(jìn)制和任意進(jìn)制等多種類型，功能齊全，使用靈活。目前市面上有ＴＴＬ和ＣＭＯＳ兩大系列的各型產(chǎn)品可供選擇，現(xiàn)舉例介紹集成芯片的型號(hào)、功能及其使用方法。１.集成二進(jìn)制計(jì)數(shù)器１）四位二進(jìn)制同步加法計(jì)數(shù)器７４ＬＳ１６１集成二進(jìn)制同步加法計(jì)數(shù)器７４ＬＳ１６１與前面介紹的四位二進(jìn)制同步加法計(jì)數(shù)器就基本工作原理而言并無區(qū)別，只是為了方便使用和擴(kuò)展功能，在制作時(shí)增加了一些輔助功能。下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用７４ＬＳ１６１是四位二進(jìn)制同步加法計(jì)數(shù)器類型中比較典型的芯片，其邏輯符號(hào)如圖２－１０所示，引腳說明如下。Ｄ０～Ｄ３：并行數(shù)據(jù)輸入端；Ｑ０～Ｑ３：數(shù)據(jù)輸出端；ＴＴ、ＴＰ：計(jì)數(shù)控制端；ＣＰ：時(shí)鐘輸入端，上升沿有效，ＣＲ：異步清除輸入端，低電平有效，ＬＤ：同步并行置數(shù)控制端，低電平有效，ＣＯ：進(jìn)位輸出端，高電平有效。上一頁下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用２）四位二進(jìn)制同步加法計(jì)數(shù)器７４ＬＳ１６３７４ＬＳ１６３具有同步清零功能。當(dāng)ＣＲ＝０時(shí)，在ＣＰ脈沖的上升沿到來時(shí)，Ｑ３Ｑ２Ｑ１Ｑ０＝００００，即同步清零。進(jìn)位輸出端ＣＯ當(dāng)計(jì)到１５（１１１１）時(shí)，便產(chǎn)生進(jìn)位輸出，其他時(shí)刻為０。電路其余功能與７４ＬＳ１６１相同。即７４ＬＳ１６１和７４ＬＳ１６３均是同步預(yù)置四位計(jì)數(shù)器，外形及引腳排列也相同，所不同的是７４ＬＳ１６１是異步清零，７４ＬＳ１６３是同步清零。２.集成十進(jìn)制計(jì)數(shù)器１）二－五－十進(jìn)制異步加法計(jì)數(shù)器７４ＬＳ２９０（７４ＬＳ２９０、７４ＬＳ９０）上一頁下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用７４ＬＳ２９０是異步式二－五－十進(jìn)制計(jì)數(shù)器，由兩個(gè)獨(dú)立的計(jì)數(shù)器組成。觸發(fā)器Ａ構(gòu)成模２計(jì)數(shù)器，對(duì)ＣＰＡ計(jì)數(shù)，觸發(fā)器Ｂ、Ｃ、Ｄ組成模５計(jì)數(shù)器，對(duì)ＣＰＢ計(jì)數(shù)。若將ＱＡ的輸出接至ＣＰＢ端，計(jì)數(shù)脈沖由ＣＰＡ輸入，則構(gòu)成２×５的十進(jìn)制計(jì)數(shù)器。７４ＬＳ２９０具有清零、置數(shù)和計(jì)數(shù)功能。其邏輯符號(hào)如圖２－１１所示，功能表如表２－４所示。２）十進(jìn)制可逆集成計(jì)數(shù)器７４ＬＳ１９２７４ＬＳ１９２是四位同步、可預(yù)置雙時(shí)鐘十進(jìn)制可逆計(jì)數(shù)器，其邏輯符號(hào)及功能表如圖２－１３及表２－５所示，引腳說明如下。ＣＰ＋和ＣＰ－：７４ＬＳ１９２為雙時(shí)鐘工作方式，ＣＰ＋是加計(jì)數(shù)時(shí)鐘輸入，ＣＰ－是減計(jì)數(shù)時(shí)鐘輸入，均為上升沿觸發(fā)。上一頁下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用ＣＲ：異步清零端，高電平有效。ＬＤ：異步預(yù)置控制端，低電平有效。當(dāng)ＣＲ＝０，ＬＤ＝０時(shí)，預(yù)置輸入端Ｄ、Ｃ、Ｂ、Ａ的數(shù)據(jù)送至輸出端，即ＱＤＱＣＱＢＱＡ＝ＤＣＢＡ。ＱＣ：進(jìn)位輸出，當(dāng)加法計(jì)數(shù)時(shí)，電路進(jìn)入１００１狀態(tài)后有負(fù)脈沖輸出。ＱＢ：借位輸出，當(dāng)減法計(jì)數(shù)時(shí)，電路進(jìn)入００００狀態(tài)后有負(fù)脈沖輸出。上一頁下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用３）８４２１ＢＣＤ碼同步加法計(jì)數(shù)器７４ＬＳ１６０７４ＬＳ１６０是前面介紹的二進(jìn)制同步加法計(jì)數(shù)器７４ＬＳ１６１的“姐妹”電路，除了計(jì)數(shù)為十進(jìn)制外，其他功能都與７４ＬＳ１６１一樣，其邏輯符號(hào)和引腳排列與７４ＬＳ１６１相同，這里不再給出。其功能表如表２－６所示。３.集成計(jì)數(shù)器的應(yīng)用在集成計(jì)數(shù)器產(chǎn)品中，大部分屬于二進(jìn)制和十進(jìn)制這兩大系列，但實(shí)際上經(jīng)常會(huì)用到其他進(jìn)制的計(jì)數(shù)器?？捎矛F(xiàn)有的二進(jìn)制或十進(jìn)制計(jì)數(shù)器，外加適當(dāng)?shù)拈T電路連接而成。下面舉例說明組成任意進(jìn)制計(jì)數(shù)器的幾種方法。上一頁下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用１）反饋歸零法利用計(jì)數(shù)器的置零功能可獲得任意Ｎ進(jìn)制計(jì)數(shù)器。集成計(jì)數(shù)器的置零方式有兩種，即異步清零法和同步清零法。２）預(yù)置數(shù)法利用計(jì)數(shù)器的預(yù)置數(shù)功能也可獲得Ｎ進(jìn)制計(jì)數(shù)器，這時(shí)應(yīng)先將計(jì)數(shù)起始數(shù)據(jù)預(yù)先置入計(jì)數(shù)器。集成計(jì)數(shù)器的預(yù)置數(shù)也有兩種方式，即異步預(yù)置數(shù)法和同步預(yù)置數(shù)法。３）級(jí)聯(lián)法計(jì)數(shù)器的級(jí)聯(lián)是將兩個(gè)或兩個(gè)以上的集成計(jì)數(shù)器串聯(lián)起來，以獲得計(jì)數(shù)容量更大的計(jì)數(shù)器。上一頁下一頁返回任務(wù)三集成計(jì)數(shù)器及其應(yīng)用一般集成計(jì)數(shù)器都設(shè)有級(jí)聯(lián)用的輸入端和輸出端，只要正確連接這些級(jí)聯(lián)端，就可獲得所需進(jìn)制的計(jì)數(shù)器。兩個(gè)模Ｎ計(jì)數(shù)器級(jí)聯(lián)，可實(shí)現(xiàn)最大模數(shù)Ｎ×Ｎ的計(jì)數(shù)器。計(jì)數(shù)器的級(jí)聯(lián)一般用低位片的進(jìn)位／借位輸出端和高位片的使能端或時(shí)鐘端相連來實(shí)現(xiàn)。根據(jù)集成計(jì)數(shù)器進(jìn)位／借位輸出信號(hào)的類型，計(jì)數(shù)器常用的級(jí)聯(lián)方式也有兩種，即異步級(jí)聯(lián)和同步級(jí)聯(lián)。上一頁返回圖2-2返回表2-1返回圖2-3返回圖